阵列基板及其制作方法与流程

1.本发明涉及显示器设备技术领域，特别是涉及阵列基板及其制作方法。


背景技术：

2.目前，金属氧化物半导体具有高迁移率，低漏电流的优点，广泛应用在各种显示装置的薄膜晶体管(thin film transistor，tft)中，而常规的tft架构多为背沟道刻蚀型(bce)tft；在进行源漏电极刻蚀时，容易损伤金属氧化物半导体，导致tft的性能变差。另外，在源漏极金属层上方沉积绝缘层时，成膜气体中含有大量的h离子，h离子具有较强的活性，渗透到金属氧化物半导体中会导致金属氧化物tft的阈值电压偏移，漏电流增大甚至失去半导体的特性。


技术实现要素：

3.有鉴于此，本发明提供一种阵列基板及其制作方法，有效地提高了tft的开态电流。
4.一种阵列基板的制作方法，制作方法包括：
5.提供基底，
6.在基底上形成第一金属层，对第一金属层进行图形化处理，以形成栅极和扫描线，栅极与扫描线导电连接；
7.在基底上形成覆盖栅极和扫描线的栅极绝缘层；
8.在栅极绝缘层上依次形成整面的第一金属氧化物层和第一光阻层；
9.利用半色调掩膜板对第一光阻层进行曝光，且半色调掩膜板包括第一不透光区、第二不透光区、第一半透光区和第一全透光区，第一不透光区、第二不透光区分别对应第一光阻部和第二光阻部，第一半透光区对应第三光阻部，第一光阻部与第二光阻部分别位于第三光阻部的两侧；
10.对第一光阻层进行显影，保留第一光阻部、第二光阻部和第三光阻部，其他区域则去除第一光阻层，且第一光阻部与第二光阻部的厚度均大于第三光阻部的厚度；
11.在第一光阻部、第二光阻部和第三光阻部的保护下，蚀刻去除未覆盖第一光阻部、第二光阻部和第三光阻部的第一金属氧化物层以形成第一氧化物半导体层；
12.对第一光阻部、第二光阻部和第三光阻部同时进行灰化减薄处理，去除第三光阻部并保留第一光阻部与第二光阻部，使第一光阻部与第二光阻部之间形成用于覆盖第二氧化物半导体层的沟道区域；
13.在栅极绝缘层上依次形成覆盖第一氧化物半导体层、第一光阻部与第二光阻部的第二金属氧化物层和第二光阻层，第二金属氧化物层的含氧量大于第一氧化物半导体层的含氧量；
14.对第二光阻层曝光和显影；
15.对第二金属氧化物层进行图形化处理，剥离第一光阻部、第二光阻部和第二光阻
层，使第二金属氧化物层形成覆盖在沟道区域的第二氧化物半导体层，且第一氧化物半导体层从第二氧化物半导体层的两侧露出；
16.在栅极绝缘层上形成覆盖第一氧化物半导体层与第二氧化物半导体层的第二金属层，对第二金属层进行图形化处理，使第二金属层形成源极和漏极，源极与漏极分别从第一氧化物半导体层的两侧覆盖在第一氧化物半导体层和第二氧化物半导体层上，源极与漏极间隔设置并均与第一氧化物半导体层连接。
17.在本发明的实施例中，上述第二光阻层曝光和显影包括：
18.利用曝光所述第一光阻层的所述半色调掩膜板对所述第二光阻层进行曝光，所述第一不透光区对应第四光阻部，所述第二不透光区对应第五光阻部，所述第一半透光区对应第六光阻部，所述第六光阻部对应所述沟道区域设置，所述第四光阻部、所述第五光阻部与所述第六光阻部在所述基底上的正投影与所述第一氧化物半导体层在所述基底上的正投影相重合；
19.对所述第二光阻层进行显影，保留所述第四光阻部、所述第五光阻部以及所述第六光阻部，其他区域则去除所述第二光阻层以露出所述第二金属氧化物层。
20.在本发明的实施例中，上述第二光阻层曝光和显影包括：
21.采用掩膜板对所述第二光阻层曝光，且所述掩膜板包括第三不透光区和第二全透光区，所述第三不透光区至少与所述沟道区域相对应，所述第二全透光区对应其他区域；
22.对所述第二光阻层进行显影，至少保留所述沟道区域的所述第二光阻层，去除其他区域的所述第二光阻层以露出所述第二金属氧化物层。
23.在本发明的实施例中，采用上述掩膜板对所述第二光阻层曝光时，所述第三不透光区至少还对应部分所述第一光阻部以及部分所述第二光阻部。
24.在本发明的实施例中，对上述第二金属氧化物层进行图形化处理，剥离所述第一光阻部、所述第二光阻部和所述第二光阻层，使所述第二金属氧化物层形成覆盖在所述沟道区域的所述第二氧化物半导体层，且所述第一氧化物半导体层从所述第二氧化物半导体层的两侧露出包括：
25.在所述第四光阻部、所述第五光阻部与所述第六光阻部的保护下对所述第二金属氧化物层进行蚀刻，去除对应的所述第二金属氧化物层，保留所述第四光阻部、所述第五光阻部与所述第六光阻部对应的所述第二金属氧化物层。
26.采用lift off工艺去除所述第一光阻部和所述第二光阻部、所述第四光阻部、所述第五光阻部与所述第六光阻部，同时，去除所述沟道区域以外的第二金属氧化物层，使所述第二金属氧化物层形成所述第二氧化物半导体层。
27.在本发明的实施例中，上述制作方法还包括：
28.在所述栅极绝缘层上形成覆盖所述源极、所述漏极和所述第二氧化物半导体层的第一绝缘层；
29.在所述第一绝缘层上形成整面的第一透明导电层，对所述第一透明导电层进行图形化处理，使所述第一透明导电层形成公共电极；
30.在所述第一绝缘层上形成覆盖所述公共电极的第二绝缘层；
31.在所述第二绝缘层形成整面的第二透明导电层，对所述第二透明导电层进行图形化处理，使所述第二透明导电层形成像素电极，所述像素电极与所述公共电极对应设置，所
述像素电极与所述漏极导电连接。
32.在本发明的实施例中，上述制作方法还包括：
33.在所述栅极绝缘层上形成覆盖所述源极、所述漏极和所述第二氧化物半导体层的第一绝缘层；
34.在所述第一绝缘层上形成整面的平坦层，在所述平坦层上形成整面的第一透明导电层，对所述第一透明导电层进行图形化处理，使所述第一透明导电层形成公共电极；
35.在所述平坦层上形成覆盖所述公共电极的第二绝缘层；
36.在所述第二绝缘层形成整面的第二透明导电层，对所述第二透明导电层进行图形化处理，使所述第二透明导电层形成像素电极，所述像素电极与所述公共电极对应设置，所述像素电极与所述漏极导电连接。
37.一种阵列基板，阵列基板由上述的阵列基板的制作方法制作形成，阵列基板包括：
38.基底；
39.形成在基底上的栅极和扫描线，栅极与扫描线导电连接；
40.覆盖栅极与扫描线的栅极绝缘层；
41.形成在栅极绝缘层上的第一氧化物半导体层；
42.形成在第一氧化物半导体层上的第二氧化物半导体层，第二氧化物半导体层覆盖在第一氧化物半导体层上，部分第一氧化物半导体层从第二氧化物半导体层的两侧分别露出；
43.形成在第一氧化物半导体层上的源极与漏极，源极与漏极分别与从第二氧化物半导体层两侧露出的第一氧化物半导体层直接接触连接。
44.在本发明的实施例中，上述源极与所述漏极还分别覆盖所述第二氧化物半导体层，所述源极与所述漏极间隔设置。
45.在本发明的实施例中，上述源极与所述第一氧化物半导体层的层叠位置以及所述漏极与所述第一氧化物半导体层的层叠位置的宽度大于或等于1微米。
46.本发明实施例的一种阵列基板及制作方法中由于第二氧化物半导体层的氧含量高，能有效阻挡h离子向第一氧化物半导体层中的扩散，因此，提高了tft的iv特性和稳定性。并且，无论是在制作第一氧化物半导体层还是第二氧化物半导体层时均覆盖有对应的第一光阻层或者第二光阻层，因此，本发明实施例的阵列基板的制作方法能够全流程对第一氧化物半导体层进行保护，保证第一氧化物半导体层不受任何蚀刻影响，即使第二氧化物半导体层后续源极和漏极的蚀刻过程中有轻微损伤，也不会影响第一氧化物半导体层的特性。同时，源极和漏极与第一氧化物半导体层直接导电接触，因第一氧化物半导体层氧含量低，载流子浓度大，阻值小，故源极和漏极与第一氧化物半导体层接触阻抗低，使得源极、漏极与第一氧化物半导体层形成了较好的欧姆接触，有效地提高了tft的开态电流，优化了阵列基板的综合性能。
附图说明
47.图1至图20为本发明第一实施例的阵列基板的制作方法的截面制作流程示意图；
48.图21是图7所示的阵列基板的平面结构示意图；
49.图22是图11所示的阵列基板的平面结构示意图；
50.图23至图28为本发明第二实施例的阵列基板的制作方法的截面制作流程示意图。
具体实施方式
51.为了便于本领域技术人员的理解，本技术通过以下实施例对本技术提供的技术方案的具体实现过程进行说明。
52.第一实施例
53.如图1至图22所示，本发明的第一实施例提供一种阵列基板的制作方法。
54.s1：制作方法包括：如图1所示，提供基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。在基底10上形成第一金属层11，对第一金属层11进行图形化处理，以形成栅极111(请参见图2)和扫描线112(请参见图22)，栅极111与扫描线112导电连接，其中，第一金属层11可以采用铜和钼铌(cu/monb)，或铜和钼(cu/mo)制成。
55.s2：制作方法还包括：如图3所示，在基底上形成覆盖栅极111和扫描线112的栅极绝缘层12；栅极绝缘层12例如采用氧化硅(siox)，氮化硅(sinx)或二者的组合。
56.s3：制作方法还包括：首先，如图4所示，在栅极绝缘层12上依次形成整面的第一金属氧化物层13和第一光阻层14。其中，第一金属氧化物层13例如为铟镓锌氧化物(igzo)。具体地：铟镓锌氧化物是一种基于氧化锌(zno)掺杂了铟(in)、镓(ga)元素的混合氧化物，铟、镓作为掺杂元素的主要功能是调节载流子浓度。铟镓锌氧化物的载流子主要通过氧空位(oxygen vacancy，ov)生成，在特定的外界环境下，金属氧化物会造成晶格中的氧脱离导致氧缺失，形成氧空位。氧空位数量越多，载流子浓度越高，反之则越低。因此，控制含氧量即可调节载流子浓度进而使得氧化物半导体层具有不同的电子迁移率。
57.如图5所示，然后利用半色调掩膜板15对第一光阻层14进行曝光，且半色调掩膜板15包括第一不透光区151、第二不透光区152、第一半透光区153和第一全透光区154，第一不透光区151、第二不透光区152分别对应第一光阻部141和第二光阻部142，第一半透光区153对应第三光阻部143，第一光阻部141与第二光阻部142分别位于第三光阻部143的两侧。
58.如图6所示，再对第一光阻层14进行显影，保留第一光阻部141、第二光阻部142和第三光阻部143，其他区域则去除第一光阻层14，且第一光阻部141与第二光阻部142的厚度均大于第三光阻部143的厚度。
59.最后在第一光阻部141、第二光阻部142和第三光阻部143的保护下，蚀刻去除未覆盖第一光阻部141、第二光阻部142和第三光阻部143的第一金属氧化物层13以形成第一氧化物半导体层131。其中，蚀刻去除第一金属氧化物层13时采用湿法蚀刻或干法蚀刻均可，因第一氧化物半导体层131被第一光阻部141、第二光阻部142和第三光阻部143完全覆盖，故无论是在在湿法刻蚀或者干法蚀刻的过程中，均不会伤及第一氧化物半导体层131。
60.s4：制作方法还包括：如图7所示，对第一光阻部141、第二光阻部142和第三光阻部143同时进行灰化减薄处理，去除第三光阻部143并保留第一光阻部141与第二光阻部142，使第一光阻部141与第二光阻部142之间形成用于覆盖第二氧化物半导体层161的沟道区域。在本实施例中，由于只去除了第三光阻部143，而第一光阻部141与第二光阻部142被保留，相对现有技术中将第一光阻部141、第二光阻部142与第三光阻部143同时去除，该方法能够完全保证在后续对第二金属氧化物层16进行蚀刻时，第一光阻部141与第二光阻部142能全程保护对应的第一氧化物半导体层131不受蚀刻影响。
61.s5：如图8所示，在栅极绝缘层12上依次形成覆盖第一氧化物半导体层131、第一光阻部141与第二光阻部142的第二金属氧化物层16和第二光阻层17。其中，第二金属氧化物层16例如为铟镓锌氧化物(igzo)且第二金属氧化物层16的含氧量大于第一氧化物半导体层131的含氧量。而形成第二金属氧化物层16的含氧量大于第一氧化物半导体层131的含氧量的方法例如包括：在沉积第一金属氧化物层13时，进入镀膜室的氧氩流量比为x∶y，其中x的范围是0～3，y的范围是5～20；在沉积第二金属氧化物层16时，进入镀膜室的氧氩流量比为a∶b，其中a的范围是3～10，b的范围是5～20；且x∶y小于a∶b，即在沉积第二金属氧化物层16时的氧氩流量比相较沉积第一金属氧化物层13时更高,因此，使得第二金属氧化物层16的含氧量大于第一氧化物半导体层131的含氧量。
62.其中，以x∶y＝0∶10为例，具体例如在沉积第一金属氧化物层13时进入镀膜室的氧气流量为0标准状态毫升/分(sccm)、氩气流量为10标准状态毫升/分(sccm)。以a∶b＝2∶10为例，具体例如在沉积第二金属氧化物层16时进入镀膜室的氧气流量为2标准状态毫升/分(sccm)、氩气流量为10标准状态毫升/分(sccm)。
63.s6：制作方法还包括：对第二光阻层17曝光。在本实施例中，对第二光阻层17曝光时，通过利用曝光第一光阻层14的半色调掩膜板15对第二光阻层17进行曝光。因此，能够节约一张单独曝光第二光阻层17的掩膜板
64.其中，如图9所示，第一不透光区151对应第四光阻部171，第二不透光区152对应第五光阻部172，半透光区对应第六光阻部173，第六光阻部173对应沟道区域设置，第四光阻部171、第五光阻部172与第六光阻部173在基底上的正投影与第一氧化物半导体层131在基底上的正投影相重合。
65.s7：制作方法还包括：如图10所示，对第二光阻层17进行显影，保留第四光阻部171、第五光阻部172以及第六光阻部173，其他区域则去除第二光阻层17以露出第二金属氧化物层16。
66.s8：制作方法还包括：如图11所示，对第二金属氧化物层16进行图形化处理，剥离第四光阻部171、第五光阻部172和第六光阻层173，使第二金属氧化物层16形成覆盖在沟道区域的第二氧化物半导体层161，且第一氧化物半导体层131从第二氧化物半导体层161的两侧露出。
67.其中，对第二金属氧化物层16进行图形化处理包括：在第四光阻部171、第五光阻部172与第六光阻部173的保护下对第二金属氧化物层16进行蚀刻，去除对应的第二金属氧化物层16，保留第四光阻部171、第五光阻部172与第六光阻部173对应的第二金属氧化物层16。
68.采用lift off工艺去除第一光阻部141、第二光阻部142、第三光阻部143、第四光阻部171、第五光阻部172与第六光阻部173，同时，去除沟道区域以外的第二金属氧化物层16，使第二金属氧化物层16形成第二氧化物半导体层161。在本实施例中，对露出的第二金属氧化物层16进行蚀刻时，采用湿法蚀刻或干法蚀刻均可，因需要形成第二氧化物半导体层161的第二金属氧化物层16被第四光阻部171、第五光阻部172以及第六光阻部173完全覆盖，故无论是在湿法蚀刻或干法蚀刻过程中，均不会伤及第二金属氧化物层16,使其与源极182、漏极181有较好的欧姆接触，提升tft开态电流。
69.s9：制作方法还包括：如图12和图13所示，在栅极绝缘层12上形成覆盖第一氧化物
半导体层131与第二氧化物半导体层161的第二金属层18，对第二金属层18进行图形化处理，使第二金属层18形成源极182和漏极181，源极182与漏极181分别从第一氧化物半导体层131的两侧覆盖在第一氧化物半导体层131和第二氧化物半导体层161上，源极182与漏极181间隔设置并均与第一氧化物半导体层131和第二氧化物半导体层161连接。在本实施例中，对第二金属层18进行图形化处理，使第二金属层18形成源极182和漏极181的同时还形成数据线，数据线与源极182导电连接。
70.s10：制作方法还包括：如图14所示，在栅极绝缘层12上形成覆盖源极182、漏极181和第二氧化物半导体层161的第一绝缘层19。
71.请参见图15和图16，在第一绝缘层19上形成整面的第一透明导电层21，对第一透明导电层21进行图形化处理，使第一透明导电层21形成公共电极211；其中，第一透明导电层21例如氧化铟锡(ito)或氧化铟锌(izo)等透明金属氧化物制成。在本实施例中，第一透明导电层21优选为氧化铟锡(ito)。
72.请参见图17和图18，在第一绝缘层19上形成覆盖公共电极211的第二绝缘层22，对第二绝缘层22进行图形化处理，以形成贯穿第二绝缘层22和第一绝缘层19的导通孔，导通孔用于像素电极231与漏极181之间导电连接。
73.请参见图19和图20，在第二绝缘层22形成整面的第二透明导电层23，且第二透明导电层23填充导通孔后与漏极181导电连接，对第二透明导电层23进行图形化处理，使第二透明导电层23形成像素电极231，像素电极231与公共电极211对应设置，像素电极231与漏极181导电连接。其中，第二透明导电层23例如氧化铟锡(ito)或氧化铟锌(izo)等透明金属氧化物制成。在本实施例中，第二透明导电层23优选为氧化铟锡(ito)。
74.本发明还提供一种阵列基板10，该阵列基板采用上述的阵列基板10的制作方法制成。
75.进一步地，阵列基板包括基底；形成在基底上的栅极111和扫描线112，栅极111与扫描线112导电连接；覆盖栅极111与扫描线112的栅极绝缘层12；形成在栅极绝缘层12上的第一氧化物半导体层131；形成在第一氧化物半导体层131上的第二氧化物半导体层161，第二氧化物半导体层161覆盖在第一氧化物半导体层131上，部分第一氧化物半导体层131从第二氧化物半导体层161的两侧分别露出。
76.进一步地，第一氧化物半导体层131从第二氧化物半导体层161的每侧露出的宽度例如为1～8微米。第一氧化物半导体层131的厚度例如为10～90纳米，第二氧化物半导体层161的厚度例如为10～90纳米；第一氧化物半导体层131的宽度例如为10～20微米，第二氧化物半导体层161的宽度例如为4～18微米。
77.进一步地，阵列基板还包括形成在第一氧化物半导体层131上的源极182与漏极181，源极182与漏极181分别与从第二氧化物半导体层161两侧露出的第一氧化物半导体层131直接接触连接。
78.进一步地，源极182与漏极181还分别覆盖第二氧化物半导体层161，源极182与漏极181间隔设置。
79.进一步地，源极182与第一氧化物半导体层131的层叠位置以及漏极181与第一氧化物半导体层131的层叠位置的宽度大于或等于1微米。
80.进一步地，源极182与漏极181之间的距离(即沟道长度)例如为2～8微米。
81.本发明实施例提供的一种阵列基板及制作方法中，由于第二氧化物半导体层161的氧含量高，能有效阻挡h离子向第一氧化物半导体层131中扩散，因此，提高了tft的电流电压特性和稳定性。并且，无论是在制作第一氧化物半导体层131还是第二氧化物半导体层161时均覆盖有对应的第一光阻层14或者第二光阻层17，因此，本发明实施例提供的阵列基板的制作方法能够全流程对第一氧化物半导体层131进行保护，保证第一氧化物半导体层131不受任何蚀刻影响，即使第二氧化物半导体层161后续源极182和漏极181的蚀刻过程中有轻微损伤，也不会影响第一氧化物半导体层131的特性。同时，源极182和漏极181与第一氧化物半导体层131直接导电接触，因第一氧化物半导体层131氧含量低，载流子浓度大，阻值小，故源极182和漏极181与第一氧化物半导体层131接触阻抗低，使得源极182、漏极181与第一氧化物半导体层131形成了较好的欧姆接触，有效地提高了tft的开态电流，优化了阵列基板的综合性能。
82.第二实施例
83.如图23至图28所示，本发明第二实施例提供的阵列基板的结构与第一实施例中的阵列基板的结构完全相同。但本实施例中的阵列基板制作方法与第一实施例的阵列基板制作方法不同，具体为与第一实施例s6-s7中的制作方法不同，且其他制作方法步骤相同。
84.具体地：
85.s6
′
：采用掩膜板24对第二光阻层17曝光，且掩膜板24包括第三不透光区241和第二全透光区242，第三不透光区241至少与沟道区域相对应，第二全透光区242对应其他区域。在本实施例中，如图23至25所示，第三不透光区241与第一氧化物半导体层131可以完全对应；如图26至28所示，也可以与第一氧化物半导体层131适当形成对位偏差；或者第一氧化物半导体层131只对应沟道区域。优选地，第三不透光区241与第一氧化物半导体层131完全对应或者第三不透光区241与第一氧化物半导体层131适当形成对位偏差，使得第三不透光区241至少还对应部分第一光阻部141以及部分第二光阻部142，确保在湿法刻蚀过程中不会被伤及第一氧化物半导体层131。
86.s7
′
：对第二光阻层17进行显影，至少保留沟道区域的第二光阻层17，去除其他区域的第二光阻层17以露出第二金属氧化物层16。
87.关于阵列基板的其他结构以及制作方法请参照第一实施例，此处不再赘述。
88.第三实施例
89.本发明第三实施例提供的阵列基板及其制作方法与第一实施例中的阵列基板及其制作方法的大致相同，不同点在于本实施例中的阵列基板还包括平坦层以及本实施例中的阵列基板的s10不同。
90.具体地：
91.s10
′
：在栅极绝缘层12上形成覆盖源极182、漏极181和第二氧化物半导体层161的第一绝缘层19；
92.在第一绝缘层19上形成整面的平坦层，在平坦层上形成整面的第一透明导电层21，对第一透明导电层21进行图形化处理，使第一透明导电层21形成公共电极211；其中，第一透明导电层21例如氧化铟锡(ito)或氧化铟锌(izo)等透明金属氧化物制成。在本实施例中，第一透明导电层21优选为氧化铟锡(ito)。
93.在平坦层上形成覆盖公共电极211的第二绝缘层22。
94.在第二绝缘层22形成整面的第二透明导电层23，对第二透明导电层23进行图形化处理，使第二透明导电层23形成像素电极231，像素电极231与公共电极211对应设置，像素电极231与漏极181导电连接。其中，第二透明导电层23例如氧化铟锡(ito)或氧化铟锌(izo)等透明金属氧化物制成。在本实施例中，第二透明导电层23优选为氧化铟锡(ito)。
95.关于阵列基板的其他结构以及制作方法请参照第二实施例，此处不再赘述。
96.在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，方位词的使用不应限制本技术请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
97.以上，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。