显示基板和显示装置的制作方法

1.本技术涉及显示领域，尤其涉及一种显示基板和显示装置。


背景技术：

2.相关技术中，柔性oled屏下摄像(full display with camera，fdc)技术的像素电路中，需要将过渡区的像素电路信号通过氧化铟锡(indium tin oxide，ito)走线连接到fdc区，ito走线如果经过第二源漏金属层sd2(含平坦化层的过孔)走线，由于ito本身是透明导电氧化物，在曝光工艺过程中，平坦化层的过孔加上源漏金属膜层形成类似凹面镜的结构，会将光汇聚，若平坦化层的过孔上方含有ito走线，会由于光线汇聚易造成过曝，产生断线风险。


技术实现要素：

3.有鉴于此，本技术提供一种显示基板和显示装置。
4.本技术实施方式的显示基板，包括：
5.衬底基板，包括第一显示区和第二显示区；
6.位于所述第一显示区的多个第一发光元件和位于所述第二显示区的多个第二发光元件；
7.位于所述第一显示区的多个像素电路，每个所述像素电路被配置为驱动一个所述第一发光元件或一个所述第二发光元件工作；
8.多根数据线，沿第一方向延伸，所述数据线被配置为向所述像素电路提供数据信号，所述数据线通过第一过孔连接所述像素电路；
9.多根透明连接线，每根所述透明连接线连接一个所述像素电路和一个所述第二发光元件，所述透明连接线位于所述数据线远离所述衬底基板的一侧，所述透明连接线和所述第一发光元件通过第二过孔连接所述像素电路；
10.其中，所述第一过孔和所述第二过孔均在所述衬底基板和所述透明连接线的层叠方向上，与所述透明连接线错开设置。
11.在某些实施方式中，所述透明连接线包括沿所述第一方向延伸的第一段和沿第二方向延伸的第二段，所述第一段通过所述第一过孔连接所述像素电路，所述第二段连接所述第二发光元件。
12.在某些实施方式中，所述第一过孔和所述第二过孔沿第二方向设置。
13.在某些实施方式中，所述显示基板包括沿所述第二方向延伸的多根第一电源线，所述第一电源线位于所述衬底基板和所述数据线之间，所述第一电源线被配置为向所述像素电路提供第一电源信号。
14.在某些实施方式中，所述显示基板包括沿所述第二方向延伸的多根第一初始化信号线，所述第一初始化信号线和所述第一电源线同层间隔设置，所述第一初始化信号线被配置为向所述像素电路提供第一初始化信号。
15.在某些实施方式中，所述显示基板包括沿所述第二方向延伸的多根第二初始化信号线，所述第一电源线位于所述第一初始化信号线和所述第二初始化信号线之间，所述第二初始化信号线和所述第一电源线、所述第一初始化信号线同层间隔设置，所述第二初始化信号线被配置为向所述像素电路提供第二初始化信号。
16.在某些实施方式中，所述显示基板包括沿所述第二方向延伸的多根第一控制信号线，所述第一控制信号线位于所述第一电源线和所述第一初始化信号线之间，所述第一控制信号线被配置为向所述像素电路提供栅极信号。
17.在某些实施方式中所述显示基板包括沿所述第二方向延伸的多根发光控制信号线，所述发光控制信号线位于所述第二初始化信号线和所述第一电源线之间，所述发光控制信号线和所述第一控制信号线同层间隔设置，所述发光控制信号线被配置为向所述像素电路提供发光控制信号。
18.在某些实施方式中，所述显示基板包括沿所述第二方向延伸的多根第二控制信号线，所述第一初始化信号线位于所述第一控制信号线和所述第二控制信号线之间，所述第二控制信号线和所述第一控制信号线、所述发光控制信号线同层间隔设置，所述第二控制信号线被配置为向所述像素电路提供复位控制信号。
19.在某些实施方式中，所述像素电路包括驱动晶体管、数据写入晶体管、补偿晶体管和存储电容；
20.所述驱动晶体管位于所述第一控制信号线和所述发光控制信号线之间。
21.所述第一控制信号线分别连接所述数据写入晶体管的栅极和所述补偿晶体管的栅极；
22.所述数据写入晶体管包括第一极和第二极，所述数据写入晶体管的第一极连接所述驱动晶体管的第一极，所述数据写入晶体管的第二极连接所述数据线；
23.所述存储电容包括第一极和第二极，所述存储电容的第一极连接所述驱动晶体管的栅极，所述存储电容的第二极连接所述第一电源线；
24.所述补偿晶体管包括第一极和第二极，所述补偿晶体管的第一极连接所述驱动晶体管的栅极，所述补偿晶体管的第二极连接所述驱动晶体管的第二极。
25.在某些实施方式中，所述存储电容的第一极与所述第一控制信号线同层间隔设置，所述存储电容的第二极和所述第一电源线同层相接设置。
26.在某些实施方式中，所述显示基板包括沿第一方向延伸的第一转接线，所述第一转接线位于所述数据线和所述第一电源线之间，所述第一转接线的一端连接所述数据写入晶体管的第二极，所述第一转接线的另一端通过所述第一过孔连接所述数据线。
27.在某些实施方式中，所述显示基板包括沿第一方向延伸的第二转接线，所述第二转接线与所述第一转接线同层间隔设置，所述第二转接线的一端连接所述补偿晶体管的第一极，所述第二转接线的另一端连接所述驱动晶体管的栅极，
28.在某些实施方式中，所述像素电路包括第一发光控制晶体管和第二发光控制晶体管，所述发光控制信号线分别连接所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极；
29.所述第一发光控制晶体管的第一极连接所述第一电源线，所述第二发光控制晶体管的第二极连接所述驱动晶体管的第一极；
30.所述第二发光控制晶体管的第一极连接所述驱动晶体管的第二极，所述第二发光控制晶体管的第二极连接所述透明连接线或所述第一发光元件。
31.在某些实施方式中，所述显示基板包括沿第一方向延伸的第三转接线，所述第三转接线位于所述数据线和所述第一电源线之间，所述第三转接线的一端连接所述第一电源线，所述第三转接线的另一端连接所述第一发光控制晶体管的第一极。
32.在某些实施方式中，所述显示基板包括第一复位晶体管，所述第二控制信号线连接所述第一复位晶体管的栅极，所述第一复位晶体管的第一极连接所述驱动晶体管的栅极，所述复位晶体管的第二极连接所述第一初始化信号线。
33.在某些实施方式中，所述显示基板包括第二复位晶体管，所述第二控制信号线连接所述第二复位晶体管的栅极，所述第二复位晶体管的第一极连接所述驱动晶体管的第二极，所述第二复位晶体管的第二极连接所述第二初始化信号线。
34.在某些实施方式中，所述显示基板包括沿第一方向延伸的多根第二电源线，所述第二电源线和所述数据线同层间隔设置，所述第二电源线被配置为向所述像素电路提供第一电源信号。
35.本技术实施方式提供的显示装置，包括所述的显示基板。
36.本技术中的显示基板和显示装置，通过将第一过孔和第二过孔均在衬底基板和透明连接线的层叠方向上，与透明连接线错开设置，可以避免因过孔结构光线汇聚，从而避免了像素电路与第二发光元件相连接的透明连接线过曝，降低了透明连接线断开的风险。
37.本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
38.本技术的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：
39.图1是本技术实施方式的显示装置的结构示意图。
40.图2是本技术实施方式的显示基板的平面示意图。
41.图3是本技术实施方式的显示基板的局部俯视示意图。
42.图4是本技术实施方式的像素电路的电路原理图。
43.图5是本技术实施方式的显示基板的半导体图案层的部分示意图。
44.图6是本技术实施方式的显示基板的第一导电图案层的部分示意图。
45.图7是本技术实施方式的显示基板对半导体图案层采用自对准工艺进行导体化处理后的部分结构示意图。
46.图8是本技术实施方式的显示基板的第二导电图案层的部分示意图。
47.图9是本技术实施方式的显示基板的第三导电图案层的部分示意图。
48.图10是本技术实施方式的显示基板的第四导电图案层的部分示意图。
49.图11是本技术实施方式的显示基板的第五导电图案层的部分示意图。
50.图12是本技术实施方式的显示基板的第六导电图案层的部分示意图。
51.主要元件符号说明：
52.显示装置100、显示基板110、衬底基板111、第一显示区1111、第二显示区1112、非
显示区1113、像素电路112；数据驱动电路120、扫描驱动电路130；
53.驱动晶体管t3、第一发光控制晶体管t5、第二发光控制晶体管t6、数据写入晶体管t4、补偿晶体管t2、第一复位晶体管t1、第二复位晶体管t7、存储电容c1；
54.透明连接线tm、第一段tm1、第二段tm2、数据线data、第一电源线vdd1、第二电源线vdd2、第一初始化信号线vin1、第二初始化信号线vin2、发光控制线em1、第一控制信号线gate、第二控制信号线reset、第一转接线x1、第二转接线x2、第三转接线x3、第一过孔k1、第二过孔k2；
55.有源层poly、第一栅金属层gate1、第二栅金属层gate2、层间介质层ild、第一源漏极层sd1、第二源漏金属层sd2、氧化铟锡层ito。
具体实施方式
56.下面详细描述本技术的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。
57.在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
58.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
59.下文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
60.有鉴于此，请结合图2-4，本技术实施方式提供了一种显示基板110，显示基板110包括衬底基板111、多个第一发光元件(图中未示出)、多个第二发光元件(图中未示出)、像素电路112、多根数据线data以及多根透明连接线tm。衬底基板111包括第一显示区1111和第二显示区1112，第一发光元件位于第一显示区1111，第二发光元件位于第二显示区1112。
61.多根数据线data沿第一方向延伸，数据线data被配置为向像素电路112提供数据信号，数据线data通过第一过孔k1连接像素电路112；每根透明连接线tm连接一个像素电路
112和一个第二发光元件，透明连接线tm位于数据线data远离衬底基板111的一侧，透明连接线tm和第一发光元件通过第二过孔k2连接像素电路112。
62.第一过孔k1和第二过孔k2均在衬底基板111和透明连接线tm的层叠方向上，与透明连接线tm错开设置，避免因为透明连接线tm过曝导致透明连接走线断开。
63.本技术实施方式提供的显示基板110可以应用于本技术实施方式的显示装置100，也即是说，本技术实施方式的显示装置100可以通过本技术实施方式的显示基板110进行图像显示。
64.本技术的显示基板110和显示装置100中，将第一过孔k1和第二过孔k2均在衬底基板111和透明连接线tm的层叠方向上，与透明连接线tm错开设置，可以避免因过孔结构光线汇聚，从而避免了像素电路112与第二发光元件相连接的透明连接线tm过曝，降低了透明连接线tm断开的风险。
65.通过请进一步地结合图1至图3，下面结合显示基板110和显示装置100的具体结构进行说明。
66.在某些实施方式中，显示装置100可以是智能手机、平板电脑、智能手环、虚拟现实设备、个人数据终端、笔记本电脑等可实现图像显示的显示装置100，但不限于此。在图1所示的实施例中，显示装置100为智能手机。
67.在本实施方式中，显示基板110可以为amoled显示基板，amoled显示基板是指有源矩阵驱动的oled显示基板。
68.衬底基板111可根据正常显示区和屏下摄像显示区进行划分，分成第一显示区1111和第二显示区1112两个相连接的区域。其中，第一显示区1111为正常显示区，第二显示区1112为屏下摄像显示区，也即是，可以理解地，屏下摄像显示区放置摄像头，在摄像头使用时，能够接收到外界光。
69.多个第一发光元件位于第一显示区1111且呈阵列设置，多个第二发光元件位于第二显示区1112且阵列设置，多个第一发光元件和多个第二发光元件可以发出不同颜色的光，其中，多个第一发光元件可以组成一个像素，多个第二发光元件可以组成一个像素，例如，在第一显示区1111，一个像素可以包括出射红光的第一发光元件，出射绿光的第一发光元件和出射蓝光的第一发光元件，又例如，在第二显示区1112，一个像素可以包括出射红光的第二发光元件，出射绿光的第二发光元件和出射蓝光的第二发光元件，但不限于此。一个像素包括的个数以及每个发光元的出光情况可根据需要而定。显示装置100可以根据图像中的每个像素值生成相应的数据信号，并通过数据线data将所述数据信号提供给对应的像素电路112。
70.透明连接线tm可以为透明导电氧化物材料，包括但不限于氧化铟锡(indium tin oxide，ito)、氧化铟锌(izo)、氧化锌(zno)等走线。
71.在某些实施方式中，透明连接线tm包括沿第一方向延伸的第一段tm1和沿第二方向延伸的第二段tm2，第一段tm1通过第一过孔k1连接像素电路112，第二段tm2连接第二发光元件。
72.在某些实施方式中，第一过孔k1和第二过孔k2沿第二方向设置。
73.在某些实施方式中，显示基板110包括沿第二方向延伸的多根第一电源线vdd1，且沿第一方向间隔设置，第一电源线vdd1位于衬底基板111和数据线data之间，第一电源线
vdd1被配置为向像素电路112提供第一电源信号。具体地，第一电源信号为恒定高电平电压信号。
74.在某些实施方式中，显示基板110包括沿第一方向延伸的多根第二电源线vdd2，第二电源线vdd2和数据线data同层间隔设置，第二电源线vdd2被配置为向像素电路112提供第二电源信号。其中，第二电源信号为恒定低电平电压信号。第一电源信号大于第二电源信号。
75.需要说明的是，同层可以是指：采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同层”的多个元件、部件、结构和/或部分由相同的材料构成，并通过同一次构图工艺形成。如此可知，通过设置上述结构与像素电路112包括的膜层位于同层，可以简化制造工艺，节省制造成本，且加快制造效率。
76.在某些实施方式中，显示基板110包括沿第二方向延伸的多根第一初始化信号线vin1，第一初始化信号线vin1和第一电源线vdd1同层间隔设置，第一初始化信号线vin1被配置为向像素电路112提供第一初始化信号。
77.在某些实施方式中，显示基板110包括沿第二方向延伸的多根第二初始化信号线vin2，第一电源线vdd1位于第一初始化信号线vin1和第二初始化信号线vin2之间，第二初始化信号线vin2和第一电源线vdd1、第一初始化信号线vin1同层间隔设置，第二初始化信号线vin2被配置为向像素电路112提供第二初始化信号。
78.需要说明的是，第一初始化信号和第二初始化信号为恒定的电压信号，其大小例如可以介于第一电源信号和第二电源信号之间，但不限于此，例如，第一初始化信号和第二初始化信号可小于或等于第二电源信号。
79.在某些实施方式中，显示基板110包括沿第二方向延伸的多根第一控制信号线gate，第一控制信号线gate位于第一电源线vdd1和第一初始化信号线vin1之间，第一控制信号线gate被配置为向像素电路112提供栅极信号。
80.在某些实施方式中，显示基板110包括沿第二方向延伸的多根发光控制信号线em1，发光控制信号线em1位于第二初始化信号线vin2和第一电源线vdd1之间，发光控制信号线em1和第一控制信号线gate同层间隔设置，发光控制信号线em1被配置为向像素电路112提供发光控制信号。
81.在某些实施方式中，显示基板110包括沿第二方向延伸的多根第二控制信号线reset，第一初始化信号线vin1位于第一控制信号线gate和第二控制信号线reset之间，第二控制信号线reset和第一控制信号线gate、发光控制信号线em1同层间隔设置，第二控制信号线reset被配置为向像素电路112提供复位控制信号。
82.单个第一发光元件或第二发光元件的像素电路112结构可包括多个晶体管例如7个或7个以上的晶体管，例如，第二发光元件的像素电路112结构包括7t1c的像素电路112结构，但不限于此。
83.请结合图3和图4，在某些实施方式中，像素电路112包括驱动晶体管t3、数据写入晶体管t4、补偿晶体管t2和存储电容c1。
84.其中，驱动晶体管t3位于第一控制信号线gate和发光控制信号线em1之间。第一控
制信号线gate分别连接数据写入晶体管t4的栅极和补偿晶体管t2的栅极，数据写入晶体管t4包括第一极和第二极，数据写入晶体管t4的第一极连接驱动晶体管t3的第一极，数据写入晶体管t4的第二极连接数据线data。存储电容c1包括第一极和第二极，存储电容c1的第一极连接驱动晶体管t3的栅极，存储电容c1的第二极连接第一电源线vdd1；补偿晶体管t2包括第一极和第二极，补偿晶体管t2的第一极连接驱动晶体管t3的栅极，补偿晶体管t2的第二极连接驱动晶体管t3的第二极。
85.进一步地，第一控制信号线gate可以一部分作为数据写入晶体管t4的栅极和补偿晶体管t2的栅极，第一控制信号线gate可以向数据写入晶体管t4和补充晶体管提供栅极信号。
86.可以理解，像素电路112在复位阶段，可以在复位控制信号的作用下通过初始化信号实现对驱动晶体管t3、存储电容c1、第二发光元件的初始化，从而保证每一帧显示画面刷新时，像素电路112的状态保持一致，保证显示装置100能够正常显示。在数据写入阶段，像素电路112可以在栅极信号的作用下，将数据线data提供的数据信号写入到存储电容c1中进行存储，并实现驱动晶体管t3的阈值电压的补偿。在发光控制阶段，像素电路112可以在发光控制信号的作用下，将数据信号转换为电流信号以驱动第二发光元件发光，实现图像显示。
87.请结合图2，本技术实施方式提供的显示装置100还包括数据驱动电路120和扫描驱动电路130。数据驱动电路120被配置为根据控制电路的指令向像素电路112提供数据信号。扫描驱动电路130被配置为根据控制电路的指令向像素电路112提供发光控制信号、栅极信号以及复位控制信号等信号。
88.在图2所示的实施例中，显示基板110还可包括非显示区1113，数据驱动电路120和扫描驱动电路130可以设置在显示基板110的非显示区1113，但不限于此。例如，数据驱动电路120和扫描驱动电路130可以设置在电子装置与显示基板110连接的电路板中，如印刷电路板和/或柔性电路板等。
89.在一些实施方式中，显示基板110的控制电路包括外部集成电路(ic)，但不限于此。在一些实施方式中，扫描驱动电路130为安装于该显示面板上的goa(gate on array)结构，或者为与该显示面板进行绑定(bonding)的驱动芯片(ic)结构。例如，还可以采用不同的驱动电路分别提供发光控制信号和栅极信号。在一些实施方式中，显示装置100还包括电源(图中未示出)以提供上述电源信号，根据需要可以为电压源或电流源，电源被配置为分别通过第一电源线vdd1、第二电源线vdd2、以及初始化信号线向像素电路112提供第一电源信号、第二电源信号以及初始化信号等。
90.请结合图3，在某些实施方式中，存储电容c1的第一极与第一控制信号线gate同层间隔设置，存储电容c1的第二极和第一电源线vdd1同层相接设置。
91.具体地，存储电容c1的第一极可以作为驱动晶体管t3的栅极。第一控制信号线gate可以向数据写入晶体管t4提供栅极信号，数据写入晶体管t4在栅极信号的作用下，将数据线data提供的数据信号写入存储电容c1。
92.在一个例子中，存储电容c1位于第一控制信号线gate和发光控制信号线em1之间。
93.请结合图3和图9，在某些实施方式中，显示基板110包括沿第一方向延伸的第一转接线x1，第一转接线x1位于数据线data和第一电源线vdd1之间，第一转接线x1的一端连接
数据写入晶体管t4的第二极，第一转接线x1的另一端通过第一过孔k1连接数据线data。如此，通过第一转接线x1可以使得数据写入晶体管t4在显示面板上相对位置的布置更加灵活。
94.需要说明的是，第一转接线x1位于数据线data和第一电源线vdd1之间是指：第一转接线x1所在的膜层位于数据线data所在的膜层和第一电源线vdd1所在的膜层之间。
95.在某些实施方式中，显示基板110包括沿第一方向延伸的第二转接线x2，第二转接线x2与第一转接线x1同层间隔设置，第二转接线x2的一端连接补偿晶体管t2的第一极，第二转接线x2的另一端连接驱动晶体管t3的栅极。如此，通过第二转接线x2可以使得补偿晶体管t2在显示基板上相对位置的布置更加灵活。
96.请进一步地结合图3和图4，在某些实施方式中，像素电路112包括第一发光控制晶体管t5和第二发光控制晶体管t6，发光控制信号线em1分别连接第一发光控制晶体管t5的栅极和第二发光控制晶体管t6的栅极，第一发光控制晶体管t5的第一极连接第一电源线vdd1，第一发光控制晶体管t5的第二极连接驱动晶体管t3的第一极；第二发光控制晶体管t6的第一极连接驱动晶体管t3的第二极，第二发光控制晶体管t6的第二极连接透明连接线tm或第一发光元件。
97.如此，当发光控制信号线em1向第一发光控制晶体管t5、第二发光控制晶体管t6提供发光控制信号，第一发光控制晶体管t5、第二发光控制晶体管t6在发光控制信号的作用下，第一发光控制晶体管t5可以连通驱动晶体管t3，从而第一电源信号在写入时驱动晶体管t3的第一极，第二发光控制晶体管t6可以连通第二发光元件，从而驱动晶体管t3可以驱动第二发光元件。
98.在某些实施方式中，显示基板110包括沿第一方向延伸的第三转接线x3，第三转接线x3位于数据线data和第一电源线vdd1之间，第三转接线x3的一端连接第一电源线vdd1，第三转接线x3的另一端连接第一发光控制晶体管t5的第一极。如此，通过第二转接线x2可以使得第一发光控制晶体管t5在显示基板上相对位置的布置更加灵活。
99.在某些实施方式中，显示基板110包括第一复位晶体管t1，第二控制信号线reset连接第一复位晶体管t1的栅极，第一复位晶体管t1的第一极连接驱动晶体管t3的栅极，第一复位晶体管t1的第二极连接第一初始化信号线vin1。
100.如此，第二控制信号线reset向第一复位晶体管t1提供复位控制信号，第一复位晶体管t1在复位控制信号的作用下导通，使得驱动晶体管t3的栅极和第一初始化信号线vin1连通，从而第一初始化信号写入时补偿驱动晶体管t3的阈值电压。
101.在某些实施方式中，显示基板110包括第二复位晶体管t7，第二控制信号线reset连接第二复位晶体管t7的栅极，第二复位晶体管t7的第一极连接驱动晶体管t3的第二极，第二复位晶体管t7的第二极连接第二初始化信号线vin2。
102.如此，第二控制信号线reset向第二复位晶体管t7提供复位控制信号，第二复位晶体管t7在复位控制信号的作用下，可以连通第二发光元件，从而在第二初始化信号写入时补充第二发光元件的阈值电压。
103.请结合图3-11，在某些实施方式中，显示基板110包括远离衬底基板111的方向依次层叠的有源层poly、第一栅金属层gate1、第二栅金属层gate2、层间介质层ild、第一源漏金属层sd1、钝化层(图中未示出)、第一平坦化层(图中未示出)、第二源漏金属层sd2、第二
平坦化层(图中未示出)和氧化铟锡层ito等。
104.在某些实施方式中，在本技术上述实施例一些示例中，如图所示，有源层poly可以包括源极区和漏极区，以及包括位于源极区和漏极区之间的沟道区。
105.例如，有源层poly的材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。栅极的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(ti/al/ti)。源极及漏极的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(ti/al/ti)。本公开的实施例对各功能层的材料不做具体限定。
106.第一控制信号线gate、第二控制信号线reset以及发光控制信号线em1形成于第一栅金属层gate1，第一电源线vdd1、第一初始化信号线vin1以及第二初始化信号线vin2形成于第二栅金属层gate2。第一转接线x1、第二转接线x2以及第三转接线x3形成于第一源漏金属层sd1。数据线data、第二电源线vdd2位于第二源漏金属层sd2，透明连接线tm形成于氧化铟锡层ito。
107.第一过孔k1形成于钝化层和第一平坦化层，第二过孔k2形成于第二平坦化层。晶体管的第一极及第二极分别通过过孔与源极区和漏极区电连接。第一栅金属层gate1在垂直于衬底基板111的方向上与有源层poly中位于源极区和漏极区之间的沟道区重叠。
108.钝化层可以保护像素电路112的晶体管的第一极及第二极不被水汽腐蚀。
109.在某些实施方式中，钝化层的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护像素驱动电路不被水汽腐蚀。
110.在某些实施方式中，在第二平坦化层上可以形成发光元件，即发光元件设置在平坦化层远离衬底基板111一侧。发光元件包括第一极、发光层及第二极。发光元件的第一极通过平坦化层中的过孔与相应晶体管的第一极和/或第二极电连接。发光元件的第一极上形成像素限定层，像素限定层包括多个开口，以限定多个发光元件。多个开口的每个暴露对应的发光元件的第一极，之后，发光层设置在像素限定层的多个开口中，发光元件的第二极设置在像素限定层以及发光层上，例如该第二极可以设置在部分或整个显示区域中，从而在制备工艺中可以整面形成。
111.例如，对于oled，发光层可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。
112.例如，发光元件的第二极可以包括各种导电材料。例如，发光元件的第二极可以包括锂(li)、铝(al)、镁(mg)、银(ag)等金属材料。
113.例如，像素限定层的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
114.在某些实施方式中，显示基板110还可以包括设置在发光元件上的封装层。封装层将发光元件密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的发光元件的劣化。封装层可以为单层结构，也可以为复合层结构，该复合层结构包括无机层和有机层堆叠
的结构，例如，封装层可以包括依次设置的第一无机封装层、第一有机封装层、第二无机封装层。
115.例如，该封装层的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可以防止水、氧等的侵入；有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等，例如高分子树脂等以对显示基板110的表面进行平坦化处理，并且可以缓解第一无机封装层和第二无机封装层的应力，还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。
116.请参阅图5至图7，图5示出了显示基板110的半导体图案层l1的示意图。图6示出了显示基板110在衬底基板111上形成的第一导电图案层l2的示意图，图7示出了显示基板110对半导体图案层采用自对准工艺进行导体化处理后的结构示意图。在某些实施方式中，在显示基板110的制作过程中，采用自对准工艺，以第一导电图案层l2为掩模对半导体图案层l1进行导体化处理，例如，采用离子注入对半导体图案层l1进行重掺杂，从而使得半导体图案层l1未被第一导电图案层l2覆盖的部分被导体化，形成数据写入晶体管t4的源极区(第一极)和漏极区(第二极)、补偿晶体管t2的源极区(第一极)和漏极区(第二极)、驱动晶体管t3的源极区(第一极)和漏极区(第二极)、第一复位晶体管t1的源极区(第一极)和漏极区(第二极)、第二复位晶体管t7的源极区(第一极)和漏极区(第二极)、第一发光控制晶体管t5的源极区(第一极)和漏极区(第二极)和第二发光控制晶体管t6的源极区(第一极)和漏极区(第二极)。半导体图案层l1被第一导电图案层l2覆盖的部分保留半导体特性，形成数据写入晶体管t4的沟道区、第一补偿晶体管t2的沟道区、驱动晶体管t3的沟道区、第一复位晶体管t1的沟道区、第二复位晶体管t7的沟道区发光控制晶体管的沟道区。
117.例如，本公开实施例采用的晶体管的沟道区(有源层poly)可以为单晶硅、多晶硅(例如低温多晶硅)或金属氧化物半导体材料(如igzo、azo等)。在一个实施例中，该晶体管均为p型低温多晶硅(lps)薄膜晶体管。在另一个实施例中，与驱动晶体管t3的栅极直接连接的第一补偿晶体管t2和第一复位晶体管t1为金属氧化物半导体薄膜晶体管，即晶体管的沟道材料为金属氧化物半导体材料(如igzo、azo等)，金属氧化物半导体薄膜晶体管具有较低的漏电流，可以有助于降低驱动晶体管t3的栅极漏电流。
118.例如，本公开实施例采用的晶体管可以包括多种结构，如顶栅型、底栅型或者双栅结构。在一个实施例中，与驱动晶体管t3的栅极直接连接的第一补偿晶体管t2和第一复位晶体管t1为双栅型薄膜晶体管，可以有助于降低驱动晶体管t3的栅极漏电流。
119.需要说明的是，半导体图案层l1可以是上述讨论的有源层poly，第一导电图案层l2可以是上述讨论的第一栅金属层gate1。
120.请参阅图8，在某些实施方式中，在进行导体化处理后的结构上形成的第二导电图案层l3。第二导电图案层l3包括存储电容c1的第一极(图中未示出)和初始化信号线。存储电容c1的第一极和第一初始化信号线vin1、第二初始化信号线vin2同层设置。存储电容c1的第一极具有电极过孔，以利于第一连接电极穿过电极过孔与存储电容c1的第二极(驱动晶体管t3的栅极)电连接。第一连接电极与存储电容c1的第一极彼此绝缘。需要说明的是，第二导电图案层l3可以位于第一导电图按层l2之上。第二导电图案层l3可以上述讨论的第二栅金属层gate2。
121.请参阅图9，在某些实施方式中，在进行导体化处理后的结构上形成的第三导电图
案层l4，第三导电图案层l4可以为上述讨论的层间介质层ild。第三导电图案层l4示出的是过孔的位置，过孔使得各个晶体管的各个电极可以与其他层的结构相连层。
122.请参阅图10，在某些实施方式中，在进行导体化处理后的结构上形成的第四导电图案层l5。第四导电图案层l5可以为上述讨论的第一源漏金属层sd1。第四导电图案层l4包括第一转接线x1、第二转接线x2和第三转接线x3。
123.请参阅图11，在某些实施方式中，在进行导体化处理后的结构上形成的第五导电图案层l6。第五导电图案层l6可以为上述讨论的第二源漏金属层sd2。第五导电图案层l6包括数据线data和第二电源线vdd2。
124.请参阅图12，在某些实施方式中，在进行导体化处理后的结构上形成的第六导电图案层l7。第五导电图案层l6可以为上述讨论的氧化铟锡层ito。第六导电图案层l7包括透明走线tm。
125.在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
126.尽管已经示出和描述了本技术的实施方式，本领域的普通技术人员可以理解：在不脱离本技术的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本技术的范围由权利要求及其等同物限定。