一种时延可调整的ToD信号分配器的制作方法

一种时延可调整的tod信号分配器
技术领域
1.本实用新型涉及时间频率信号传输与分配技术领域，特别涉及一种时延可调整的tod信号分配器。


背景技术：

2.各类电子信息系统往往具有多路相同的并行通道以协同工作，这就需要这些并行通道具有良好的路间一致性，这就需要具有高精度相位一致性的tod信号分配设备为不同通道提供代表系统准确时刻信息的tod信号。常见tod信号分配装置各通道的输出信号相位往往是不一致的，也不具备单路时延调整能力，而各并行通道的tod参考信号的不一致性误差将直接影响各个通道的路间系统误差的大小，因此，tod信号分配设备输出信号的tod信号的相位一致性对各类电子信息系统极为重要。


技术实现要素：

3.有鉴于此，本实用新型提供了一种时延可调整的tod信号分配器。本分配器可实现对输入的一路tod信号进行分配并输出8路具有高精度相位一致性的tod信号，有效降低电子信息信息系统并行通道间的不一致性误差。
4.为了实现上述目的，本实用新型所采取的技术方案为：
5.一种时延可调整的tod信号分配器，包括机箱和tod信号分配板卡，所述机箱上设有1个输入端口和8个输出端口；所述tod信号分配板卡包括1个tod分配电路、8个tod信号延迟模块、8个驱动放大电路和8个tod信号输出接口；8个tod信号延迟模块和8个驱动放大电路一一对应，tod信号延迟模块的输出端与驱动放大电路的输入端连接；所述8个tod信号延迟模块的输入端通过等长线与tod分配电路的输出端连接；驱动放大电路的输出端与对应的tod信号输出接口连接；
6.机箱上的8个输出端口通过等长的射频线缆与8个tod信号输出接口连接；机箱上的输入端口与tod分配电路的输入端连接。
7.所述tod信号延迟模块中的tod信号从b点进入，依次经过c点、e点、o点，最终从f点输出；其中，ce段为弧形段，eo段为弧形段的半径，bc段和of短均为直线段；所述ce的长度可调整。
8.进一步的，所述ce段为缺口圆的一部分，其中c点为缺口圆首端，d点为缺口圆的末端，e为cd段之间的任意一点。
9.本实用新型采取上述技术方案所产生的有益效果在于：
10.本实用新型对输入的1路tod信号进行分配并输出8路具有高精度相位一致性的tod信号，每一路信号的时延控制都可在加电状态完成，支持对于在线运行系统进行实时时延调整，该设备支持级联使用，从而可以实现“8
×
n”路的tod信号分配网络及时延控制，该设备支持在线单一设备或级联分配网络的“群时延”调整，可为电子信息系统提供高一性的tod信号服务。
附图说明
11.图1为本实用新型的tod信号延迟模块原理图。
12.图2为本实用新型的tod信号分配板卡示意图。
13.图3为本实用新型的tod信号分配器组成图。
具体实施方式
14.下面，结合附图和具体实施方式对本实用新型做进一步的说明。
15.为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
16.一种时延可调整的tod信号分配器，其特征在于通过对每一路tod信号进行时延控制，可实现对输入的一路tod信号进行分配并输出8路具有高精度相位一致性的tod信号，为实现上述方法包括以下步骤：
17.①
设计了一种可对tod信号进行时延调整的“tod信号延迟模块”，该模块可对tod信号延迟0ns-0.20ns，tod信号延迟模块原理图如图1所示。“tod信号延迟模块”采用“缺口圆”结构，tod信号从b点进入模块，依次经过c点、e点、o点，从f点输出。“缺口圆”半径为20mm，可通过螺丝刀在o点扭转oe，使oe的e点在“缺口圆”滑动，从而实现对时延量进行调整“缺口圆”的时延调整范围为0ns-0.20ns，当oe滑动到c点时对应延迟量为0，当oe滑动到d点时对应的延迟量为0.20ns。
18.②
基于“tod信号延迟模块”，设计了一种可对每一路tod信号进行独立的时延控制的“tod信号分配板卡”，该板卡可实现对8路tod信号的时延控制，tod信号分配板卡示意图如图2所示，“tod信号分配板卡”由tod输入接口k、tod信号延迟模块1～8、驱动放大电路1～8、tod信号输出接口k1～k8构成。tod分配电路实现将输入的tod信号进行1分8分路，分别送给tod信号延迟模块1～8。其中，ab1、ab2、ab3、ab4、ab5、ab6、ab7、ab8为pcb布线形成的等长线，对tod信号的传输时延相同。驱动放大电路1～8分别对tod信号延迟模块1～8输出的信号进行驱动放大，并送给tod信号输出接口k1～k8。其中，f1g1、f2g2、f3g3、f4g4、f5g5、f6g6、f7g7、f8g8为pcb布线形成的等长线，对tod信号的传输时延相同；h1k1、h2k2、h3k3、h4k4、h5k5、h6k6、h7k7、h8k8为pcb布线形成的等长线，对tod信号的传输时延相同。
19.③
基于“tod信号分配板卡”，设计了一种可对输出的tod信号进行时延配准的“tod信号分配器”，tod信号分配器组成图如图3所示。利用射频电缆将机箱的in端子与板卡的m端子连接，利用等长的射频电缆将机箱的out1～out8端子分别与板卡的k1～k8端子连接。
20.④
将第1路的“tod信号延迟模块”时延调整到约0.05ns的位置。
21.⑤
利用时差测量仪器精确测量“tod信号分配器”out2与out1输出的tod信号的时差δt，通过调整第2路的“tod信号延迟模块”使得δt≤0.01ns。
22.⑥
重复步骤
⑤
，分别对第3～8路进行配准，最终实现任意两路输出的tod信号时差≤0.02ns。
23.进一步的，其特征还在于，每一路信号的时延控制都可在加电状态完成，支持对于在线运行系统进行实时时延调整。
24.进一步的，其特征还在于，该设备支持级联使用，从而可以实现“8
×
n”路的tod信
号分配网络及时延控制(这里，n为正整数)。
25.进一步的，其特征还在于，该设备支持在线单一设备或级联分配网络的“群时延”调整。
26.如图1～图3所示，一种时延可调整的tod信号分配器，具体包括如下步骤：
27.①
设计了一种可对tod信号进行时延调整的“tod信号延迟模块”，该模块可对tod信号延迟0ns-0.20ns，tod信号延迟模块原理图如图1所示。“tod信号延迟模块”采用“缺口圆”结构，tod信号从b点进入模块，依次经过c点、e点、o点，从f点输出。“缺口圆”半径为20mm，可通过螺丝刀在o点扭转oe，使oe的e点在“缺口圆”滑动，从而实现对时延量进行调整“缺口圆”的时延调整范围为0ns-0.20ns，当oe滑动到c点时对应延迟量为0，当oe滑动到d点时对应的延迟量为0.20ns。
28.②
基于“tod信号延迟模块”，设计了一种可对每一路tod信号进行独立的时延控制的“tod信号分配板卡”，该板卡可实现对8路tod信号的时延控制，tod信号分配板卡示意图如图2所示，“tod信号分配板卡”由tod输入接口k、tod信号延迟模块1～8、驱动放大电路1～8、tod信号输出接口k1～k8构成。tod分配电路实现将输入的tod信号进行1分8分路，分别送给tod信号延迟模块1～8。其中，ab1、ab2、ab3、ab4、ab5、ab6、ab7、ab8为pcb布线形成的等长线，对tod信号的传输时延相同。驱动放大电路1～8分别对tod信号延迟模块1～8输出的信号进行驱动放大，并送给tod信号输出接口k1～k8。其中，f1g1、f2g2、f3g3、f4g4、f5g5、f6g6、f7g7、f8g8为pcb布线形成的等长线，对tod信号的传输时延相同；h1k1、h2k2、h3k3、h4k4、h5k5、h6k6、h7k7、h8k8为pcb布线形成的等长线，对tod信号的传输时延相同。
29.③
基于“tod信号分配板卡”，设计了一种可对输出的tod信号进行时延配准的“tod信号分配器”，tod信号分配器组成图如图3所示。利用射频电缆将机箱的in端子与板卡的m端子连接，利用等长的射频电缆将机箱的out1～out8端子分别与板卡的k1～k8端子连接。
30.④
将第1路的“tod信号延迟模块”时延调整到约0.05ns的位置。
31.⑤
利用时差测量仪器精确测量“tod信号分配器”out2与out1输出的tod信号的时差δt，通过调整第2路的“tod信号延迟模块”使得δt≤0.01ns。
32.⑥
重复步骤
⑤
，分别对第3～8路进行配准，最终实现任意两路输出的tod信号时差≤0.02ns。
33.所述的一种时延可调整的tod信号分配器，其特征还在于，每一路信号的时延控制都可在加电状态完成，支持对于在线运行系统进行实时时延调整。
34.所述的一种时延可调整的tod信号分配器，其特征还在于，该设备支持级联使用，从而可以实现“8
×
n”路的tod信号分配网络及时延控制(这里，n为正整数)。
35.所述的一种时延可调整的tod信号分配器，其特征还在于，该设备支持在线单一设备或级联分配网络的“群时延”调整。
36.总之，提出一种时延可调整的tod信号分配器，对输入的1路tod信号进行分配并输出8路具有高精度相位一致性的tod信号，每一路信号的时延控制都可在加电状态完成，支持对于在线运行系统进行实时时延调整，该设备支持级联使用，从而可以实现“8
×
n”路的tod信号分配网络及时延控制，该设备支持在线单一设备或级联分配网络的“群时延”调整，可有效降低电子信息信息系统并行通道间的不一致性误差，为各类电子信息系统提供高一致性tod信号服务。

技术特征：
1.一种时延可调整的tod信号分配器，包括机箱和tod信号分配板卡，其特征在于，所述机箱上设有1个输入端口和8个输出端口；所述tod信号分配板卡包括1个tod分配电路、8个tod信号延迟模块、8个驱动放大电路和8个tod信号输出接口；8个tod信号延迟模块和8个驱动放大电路一一对应，tod信号延迟模块的输出端与驱动放大电路的输入端连接；所述8个tod信号延迟模块的输入端通过等长线与tod分配电路的输出端连接；驱动放大电路的输出端与对应的tod信号输出接口连接；机箱上的8个输出端口通过等长的射频线缆与8个tod信号输出接口连接；机箱上的输入端口与tod分配电路的输入端连接；所述tod信号延迟模块中的tod信号从b点进入，依次经过c点、e点、o点，最终从f点输出；其中，ce段为弧形段，eo段为弧形段的半径，bc段和of短均为直线段；所述ce的长度可调整。2.根据权利要求1所述的一种时延可调整的tod信号分配器，其特征在于，所述ce段为缺口圆的一部分，其中c点为缺口圆首端，d点为缺口圆的末端，e为cd段之间的任意一点。

技术总结
本实用新型公开了一种时延可调整的ToD信号分配器，属于时间频率信号传输与分配技术领域。其对输入的1路ToD信号进行分配并输出8路具有高精度相位一致性的ToD信号，每一路信号的时延控制都可在加电状态完成，支持对于在线运行系统进行实时时延调整，该设备支持级联使用，从而可以实现“8


技术研发人员：戎强 王威 卢鋆
受保护的技术使用者：中国电子科技集团公司第五十四研究所
技术研发日：2021.11.30
技术公布日：2022/5/25