一种器件的制备方法及其结构

1.本发明涉及微电子器件领域，尤其涉及一种器件的制备方法及其结构。


背景技术：

2.高电子迁移率晶体管(high electron mobility transistor,hemt)，又被称为调制掺杂场效应晶体管，具备高电子迁移率、高效低功耗、高工作频率、高功效增益以及抗辐照等特点，被广泛应用于微波、毫米波集成电路和超高速数字集成电路。
3.磷化铟inp是制备hemt的一个最佳材料，然而其与硅衬底集成电路互补金属氧化物半导体(complementary metal oxide semiconductor,cmos)工艺的兼容存在较大问题，因此基于磷化铟inp的hemt器件的应用受到极大的限制。为了解决兼容问题，现有技术提出将硅si衬底和磷化铟inp薄膜相结合的异质集成方法，主流方法包括离子束剥离转移法和异质外延法。由于硅si衬底和磷化铟inp薄膜的晶格失配和热失配，异质外延法将会引入大量缺陷，如位错、反相畴等等，这些缺陷作为载流子的散射和复合中心，将会在禁带中引入缺陷能级，从而会降低器件中载流子的迁移率。相比之下，离子束剥离转移法能够提高磷化铟inp薄膜的晶格质量，并且能够降低器件受晶格失配和热应力的影响，利于后续器件结构的生长和性能的提高。
4.在异质衬底的制备过程中，由于器件结构的设计需求，硅si衬底和磷化铟inp薄膜之间存在二氧化硅层，由于二氧化硅层的低热导率，如0.27w/cm
·
k，导致器件在工作过程中，温度极易升高，严重影响器件的阈值电流、输出功率、功率密度等性能。并且，由于硅si衬底和磷化铟inp薄膜存在不同的热膨胀系数，在温度升高的过程中将会引入较大的热应力以损害器件。


技术实现要素：

5.本技术实施例提供了一种器件的制备方法及其结构，在传统包含硅基和设置在硅基上的磷化铟层的异质衬底的基础上，引入碳化硅，并将磷化铟层设置在碳化硅层上形成异质复合衬底，使得所得到的器件可以兼容调制掺杂场效应晶体管和互补金属氧化物半导体。并且，可以解决高导热碳化硅与硅衬底无法并存的问题。此外，利用碳化硅沿c轴具有与磷化铟层接近的热膨胀系数，可以减小热应力、提高器件的性能以及延迟器件的使用寿命。
6.本技术实施例提供了一种器件的制备方法，包括：
7.获取第一衬底、第二衬底和第三衬底；第一衬底具有键合面，第二衬底具有注入面；
8.从注入面对第二衬底进行离子注入，在第二衬底的内部形成缺陷层，得到待键合结构；
9.将待键合结构的注入面和第一衬底的键合面进行键合，得到异质衬底；
10.将第三衬底与异质衬底进行键合，得到异质复合衬底；异质复合衬底包括待刻蚀区域、待生长区域和待制备区域；待刻蚀区域、待生长区域和待制备区域依次连接设置；
11.在待刻蚀区域制备调制掺杂场效应晶体管结构，且在待生长区域制备隔离结构，且在待制备区域制备互补金属氧化物半导体结构；
12.将调制掺杂场效应晶体管结构与互补金属氧化物半导体结构连接，得到器件。
13.进一步地，第一衬底的材料为单晶碳化硅；单晶碳化硅包括6h-sic、4h-sic；
14.第二衬底的材料为磷化铟；
15.第三衬底的材料包括第一硅层、埋氧层和第二硅层，第一硅层设置在埋氧层上，埋氧层设置在的第二硅层上。
16.进一步地，从注入面对第二衬底进行离子注入的注入温度的设定区间为0℃～150℃；
17.从注入面对第二衬底进行离子注入的注入能量的设定区间为1kev～1000kev；
18.从注入面对第二衬底进行离子注入的注入剂量的设定区间为1
×
10
16
cm-2
～3
×
10
17
cm-2
；
19.从注入面对第二衬底进行离子注入的离子注入种类为轻离子；轻离子包括氢离子、氦离子和氢氦离子共注。
20.进一步地，在待刻蚀区域制备调制掺杂场效应晶体管结构，包括：
21.对待刻蚀区域进行刻蚀处理，形成窗口结构；窗口结构对应的注入面暴露于空气；
22.在窗口结构内依次制备缓冲层、沟道层、隔离层、掺杂层、势垒层和接触层；
23.在接触层上制备源极、漏极和栅极，得到调制掺杂场效应晶体管结构。
24.进一步地，在待生长区域制备隔离结构，包括：
25.利用光刻和湿法腐蚀对待生长区域进行开槽处理，得到开槽结构；开槽结构对应的第一衬底暴露于空气；
26.利用等离子增强化学的气相沉积在开槽结构生长隔离结构。
27.进一步地，从注入面对第二衬底进行离子注入之前，还包括：
28.利用化学气相沉积在注入面上制备沉积层；
29.得到待键合结构之后，还包括：
30.对待键合结构进行清洗处理，去除沉积层。
31.进一步地，将第三衬底与异质衬底进行键合的键合方式包括亲水性键合、介质层键合、表面激活键合、升温键合。
32.进一步地，将待键合结构的注入面和第一衬底的键合面进行键合，得到异质衬底，包括：
33.将待键合结构的注入面和第一衬底的键合面进行键合，得到第一待处理衬底；
34.沿第一待处理衬底的缺陷层剥离部分第一衬底，得到第二待处理衬底；
35.对第二待处理衬底进行后退火处理和表面抛光处理，得到异质衬底。
36.进一步地，后退火处理的温度的设定区间为300℃～600℃；
37.后退火处理的时间的设定区间为1h～10h；
38.后退火的氛围包括氮气、氧气、真空和氮气。
39.相应地，本技术实施例提供了一种器件的结构，包括：
40.异质复合衬底；异质复合衬底包括第一衬底、设置在第一衬底上的第二衬底和设置在第二衬底上的第三衬底，第三衬底包括待刻蚀区域、待生长区域和待制备区域；待刻蚀
区域、待生长区域和待制备区域依次连接设置；
41.设置在待刻蚀区域的调制掺杂场效应晶体管结构；
42.设置在待生长区域的隔离结构；
43.设置在待制备区域的互补金属氧化物半导体结构；调制掺杂场效应晶体管结构与互补金属氧化物半导体结构连接。
44.本技术实施例具有如下有益效果：
45.本技术实施例所公开的一种器件的制备方法及其结构，制备方法包括获取第一衬底、第二衬底和第三衬底，第一衬底具有键合面，第二衬底具有注入面，从注入面对第二衬底进行离子注入，在第二衬底的内部形成缺陷层，得到待键合结构，将待键合结构的注入面和第一衬底的键合面进行键合，得到异质衬底，将第三衬底与异质衬底进行键合，得到异质复合衬底；异质复合衬底包括待刻蚀区域、待生长区域和待制备区域；待刻蚀区域、待生长区域和待制备区域依次连接设置，在待刻蚀区域制备调制掺杂场效应晶体管结构，且在待生长区域制备隔离结构，且在待制备区域制备互补金属氧化物半导体结构，将调制掺杂场效应晶体管结构与互补金属氧化物半导体结构连接，得到器件。基于本技术实施例，在传统包含硅基和设置在硅基上的磷化铟层的异质衬底的基础上，引入碳化硅，并将磷化铟层设置在碳化硅层上形成异质复合衬底，使得所得到的器件可以兼容调制掺杂场效应晶体管和互补金属氧化物半导体。并且，可以解决高导热碳化硅与硅衬底无法并存的问题。此外，利用碳化硅沿c轴具有与磷化铟层接近的热膨胀系数，可以减小热应力、提高器件的性能以及延迟器件的使用寿命。
附图说明
46.为了更清楚地说明本技术实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
47.图1是本技术实施例提供的一种器件的制备方法的流程示意图；
48.图2是本技术实施例提供的一种器件的制备方法的示意图；
49.图3是本技术实施例提供的一种器件的结构示意图。
具体实施方式
50.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施例作进一步地详细描述。显然，所描述的实施例仅仅是本技术一个实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
51.此处所称的“实施例”是指可包含于本技术至少一个实现方式中的特定特征、结构或特性。在本技术实施例的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置、系统或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。术语“第一”、“第二”和“第三”仅用于描述目的，而不
能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”和“第三”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”和“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术实施例能够以除了在这里图示或描述以外的顺序实施。此外，术语“包括”、“具有”和“为”以及他们的任何变形，意图在于覆盖不排他的包含。
52.下面介绍本技术一种器件的制备方法的具体实施例，图1是本技术实施例提供的一种器件的制备方法的流程示意图，图2是本技术实施例提供的一种器件的制备方法的示意图。本说明书提供了如实施例或流程图所示的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多执行顺序中的一种方式，不代表唯一的执行顺序，在实际执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境)。
53.具体的如图1和图2所示，该制备方法可以包括：
54.s101：获取第一衬底、第二衬底和第三衬底；第一衬底具有键合面，第二衬底具有注入面。
55.本技术实施例中，第一衬底的材料可以单晶碳化硅sic，该单晶碳化硅sic可以为单晶6h-sic，也可以为单晶4h-sic。可选地，第一衬底可以是单晶碳化硅sic层。该第一衬底可以具有键合面。可选地，可以选择单晶碳化硅sic层的一个抛光面作为键合面。图2中a是一种第一衬底的示意图。
56.本技术实施例中，第二衬底的材料可以为磷化铟inp，该第二衬底可以具有注入面。可选地，第二衬底可以为磷化铟inp晶圆。
57.本技术实施例中，第三衬底可以包括第一硅层、埋氧层和第二硅层，第一硅层设置在埋氧层上，埋氧层设置在第二硅层上。可选地，第三衬底可以为绝缘体上硅soi，该soi衬底可以包括埋氧层。
58.s103：从注入面对第二衬底进行离子注入，在第二衬底的内部形成缺陷层，得到待键合结构。
59.本技术实施例中，可以利用化学气相沉积在注入面上制备沉积层，来减少后续在对第二衬底进行离子注入的过程中对第二衬底表面的污染。可选地，沉积层的材料可以为二氧化硅sio2，沉积层的厚度可以小于等于200nm。
60.本技术实施例中，在第二衬底的注入面制备沉积层之后，可以从注入面对第二衬底进行离子注入，在第二衬底的内部形成缺陷层，得到待键合结构。图2中b是一种对第二衬底进行离子注入的示意图。
61.在一种具体的实施方式中，可以自注入面对磷化铟inp晶圆进行离子注入，以在磷化铟inp晶圆的预设深度处形成缺陷层，该预设深度与离子注入的注入温度、注入能量以及注入种类相关。例如，大注入能量形成的预设深度深于小注入能量形成的预设深度。
62.在一种可选的实施方式中，从注入面对第二衬底进行离子注入的注入温度可以介于0℃～150℃之间。从注入面对第二衬底进行离子注入的注入能量可以介于1kev～1000kev之间。从注入面对第二衬底进行离子注入的注入剂量可以介于1
×
10
16
cm-2
～3
×
10
17
cm-2
之间。从注入面对第二衬底进行离子注入的离子注入种类可以为轻离子，如氢离
子、氦离子和氢氦离子共注。
63.本技术实施例中，在得到待键合结构之后，可以对待键合结构进行清洗处理，去除第二衬底上的沉积层。可选地，可以采用1:10稀释的缓冲氧化物刻蚀液boe溶液对沉积有二氧化硅sio2的磷化铟inp晶圆进行清洗，去除磷化铟inp晶圆表面的沉积层即二氧化硅sio2。图2中c是一种待键合结构的示意图，第二衬底的注入面为待键合结构的注入面。
64.s105：将待键合结构的注入面和第一衬底的键合面进行键合，得到异质衬底。
65.本技术实施例中，在对待键合结构进行清洗处理后，可以将待键合结构的注入面和第一衬底的键合面进行键合，得到第一待处理衬底，并沿第一待处理衬底的缺陷层剥离部分第一衬底，得到第二待处理衬底，然后对第二待处理衬底进行退火处理和表面抛光处理，得到异质衬底。图2中d是一种第一待处理衬底的示意图，图2中e是一种异质衬底的示意图。
66.本技术实施例中，将待键合结构的注入面和第一衬底的键合面进行键合的键合方式包括但不限于亲水性键合、介质层键合、表面激活键合、升温键合。
67.在一种可选的实施方式中，可以将碳化硅sic层的键合面与磷化铟inp晶圆的键合面进行键合，初步形成sic/inp异质衬底。然后可以对sic/inp异质衬底进行升温剥离处理，得到sic/inp异质薄膜结构。其中，剥离处理的温度可以为150℃-300℃，剥离处理过程中升温的速率可以为1℃/min-5℃/min。在初步形成sic/inp异质薄膜结构之后，可以对sic/inp异质薄膜结构的表面残余损伤层进行后处理，从而可以得到高质量单晶薄膜。可选地，sic/inp异质薄膜结构的后处理工艺可以包括后退火处理和表面处理，后退火处理的温度的设定区间可以介于300℃～600℃之间，后退火处理的时间的设定区间可以介于1h～10h之间，后退火的氛围可以为氮气、氧气、真空及氮气中的任意一种。表面处理的方法可以为化学机械抛光、化学腐蚀及低能粒子辐射中的至少一种。
68.s107：将第三衬底与异质衬底进行键合，得到异质复合衬底；异质复合衬底包括待刻蚀区域、待生长区域和待制备区域；待刻蚀区域、待生长区域和待制备区域依次连接设置。
69.本技术实施例中，在得到异质衬底之后，可以将第三衬底的正面和异质衬底的键合面进行键合，得到待处理异质复合衬底。即将第三衬底的第二硅层与异质衬底的磷化铟薄膜进行键合，得到待处理异质复合衬底。图2中f是一种待处理异质复合衬底的示意图，图2中g是一种异质复合衬底的示意图。
70.本技术实施例中，将第三衬底的正面和异质衬底的键合面进行键合的键合方式包括但不限于亲水性键合、介质层键合、表面激活键合、升温键合。
71.本技术实施例中，在得到待处理异质复合衬底之后，可以对待处理异质复合衬底进行后退火加固处理，并对后退火加固处理的待处理异质复合衬底进行腐蚀处理，腐蚀第一硅层和埋氧层，得到异质复合衬底。然后可以对剥离后的异质复合衬底进行清洗。该异质复合衬底可以包括待刻蚀区域、待生长区域和待制备区域，待刻蚀区域与待生长区域相邻设置，待生长区域与待制备区域相邻设置。其中，后退火处理的温度可以介于300℃-600℃之间，后退火处理的时间可以介于1h～10h之间，后退火的氛围可以为氮气、氧气、真空及氮气中的任意一种。腐蚀处理的溶液可以为氢氟酸hf溶液。图2中g是一种异质复合衬底的示意图。
72.s109：在待刻蚀区域制备调制掺杂场效应晶体管结构，且在待生长区域制备隔离结构，且在待制备区域制备互补金属氧化物半导体结构。
73.本技术实施例中，可以利用光刻技术在异质复合衬底的待制备区域制备互补金属氧化物半导体结构，即cmos器件。
74.本技术实施例中，可以对待刻蚀区域进行刻蚀处理，形成窗口结构，该窗口结构对应的注入面暴露于空气。然后在该窗口结构内依次制备缓冲层、沟道层、掺杂层、势垒层和接触层，并在接触层上制备源极、漏极和栅极，得到调整掺杂场效应晶体管结构，即hemt器件。可选地，可以利用光刻和湿法刻蚀去除异质复合衬底上的部分第二硅层，暴露出磷化铟层，形成具有一定深度的窗口。然后在暴露的窗口位置外延生长高电子迁移率晶体管，即hemt器件结构，也即是外延结构，该hemt器件结构包括缓冲层、沟道层、掺杂层、势垒层和接触层。其中，接触层可以为高掺杂层，以提供良好的欧姆接触。缓冲层、沟道层、掺杂层、势垒层和接触层的厚度之和与未刻蚀的第二硅层的厚度相等，以使得制备的cmos器件与hmet器件共面，便于后续器件连接。图2中h是一种窗口结构的示意图，图2中i是一种外延结构的示意图。
75.本技术实施例中，可以利用光刻和湿法腐蚀对待生长区域进行开槽处理，得到开槽结构，该开槽结构对应的第一衬底暴露于空气。然后，可以利用等离子增强化学的气相沉积法(plasma enhanced chemical vapor deposition，pecvd)在开槽结构内生长隔离结构。可选地，可以利用光刻和湿法腐蚀在外延结构和mos结构的接触边缘开槽，沟槽的宽度范围可以介于5-50μm之间，深度可以贯穿第二衬底到达第一衬底，即贯穿磷化铟inp晶圆到达单晶碳化硅sic层。图2中j是一种隔离结构的示意图。
76.在一种可选的实施方式中，生长材料可以为氮化硅si3n4，该氮化硅si3n4的厚度可以高于hemt器件，随后可以刻蚀高于hemt器件厚度的氮化硅si3n4，使得氮化硅si3n4的厚度与hemt器件的厚度相等。
77.s111：将调制掺杂场效应晶体管结构与互补金属氧化物半导体结构连接，得到器件。
78.本技术实施例中，在制备调制掺杂场效应晶体管与互补金属氧化物半导体之后，可以将调制掺杂场效应晶体管与互补金属氧化物半导体进行多层互连，得到器件。图2中k是一种器件的示意图。
79.下面基于上文中描述的器件的制备方法，举一实例进行说明。
80.获取一单晶4h-sic衬底，并选取键合面。同时可以获取一inp单晶衬底，并选取该inp单晶衬底的一抛光面作为注入面。在制备过程中，可以自inp单晶衬底的注入面进行化学气相沉积，沉积厚度为200nm的sio2，并在室温下，自inp单晶衬底的注入面进行he离子注入，注入能量可以为115kev，注入剂量可以为5
×
10
16
cm-2
。利用1:10稀释的boe溶液对inp单晶衬底进行清洗，去除inp单晶衬底表面的sio2，并将单晶4h-sic衬底的键合面与inp单晶衬底的注入面进行亲水性键合，以及对键合对进行后退火剥离处理，后退火剥离处理的环境为基于1℃/min升温至200℃保温5h后自然冷却至室温，得到sic/inp异质薄膜结构。可以对sic/inp异质薄膜结构结构的inp面进行抛光处理。接着，可以获取一soi衬底，该soi衬底的埋氧层的深度可以距表面660nm。然后，可以将sic/inp异质薄膜结构的inp面与soi衬底进行亲水性键合，以及对键合对进行后退火剥离处理，后退火剥离处理的环境为基于1℃/
min升温至400℃保温2h后自然冷却至室温，并利用hf进行腐蚀处理，得到sic/inp/si三层结构。随后，可以在清洗后的sic/inp/si三层结构的si层表面特定区域利用光刻技术制备cmos器件，以及在si层表面特定区域利用光刻和腐蚀制备窗口，直至暴露出inp层。接着，可以在窗口中依次生长500nm的铟铝砷inalas缓冲层、30nm的铟镓砷ingaas缓冲层、10nm的铟铝砷inalas隔离层、10nm掺杂si的铟铝砷inalas掺杂层、10nm的铟铝砷inalas势垒层以及100nm掺杂si的铟镓砷ingaas接触层。同时，可以在si层表面特定区域利用光刻及湿法刻蚀开槽，沟槽的宽度可以为30μm，深度可以为1350nm，并利用pecvd在沟槽内生长厚度为1350nm的si3n4，并光刻掉沟槽外的si3n4。然后，可以利用电子束蒸发在铟镓砷ingaas接触层上分别制备栅极、源极和漏极，完成hemt器件的制备，并利用多层互连技术将hmet器件与cmos器件进行连接，得到兼容hemt和cmos的器件。
81.采用本技术实施例所提供的器件的制备方法，在传统包含硅基和设置在硅基上的磷化铟层的异质衬底的基础上，引入碳化硅，并将磷化铟层设置在碳化硅层上形成异质复合衬底，使得所得到的器件可以兼容调制掺杂场效应晶体管和互补金属氧化物半导体。并且，可以解决高导热碳化硅与硅衬底无法并存的问题。此外，利用碳化硅沿c轴具有与磷化铟层接近的热膨胀系数，可以减小热应力、提高器件的性能以及延迟器件的使用寿命。
82.本技术实施例还提供的一种器件的结构，图3是本技术实施例提供的一种器件的结构示意图，如图3所示，该器件可以包括：
83.异质复合衬底；异质复合衬底包括第一衬底301、设置在第一衬底301上的第二衬底303和设置在第二衬底303上的第三衬底305，第三衬底305包括待刻蚀区域、待生长区域和待制备区域；待刻蚀区域、待生长区域和待制备区域依次连接设置；
84.设置在待刻蚀区域的调制掺杂场效应晶体管结构307；
85.设置在待生长区域的隔离结构311；
86.设置在待制备区域的互补金属氧化物半导体结构309；调制掺杂场效应晶体管结构307与互补金属氧化物半导体结构309连接。
87.本技术实施例中的结构与制备方法实施例基于同样的申请构思。
88.采用本技术实施例提供的器件，在传统包含硅基和设置在硅基上的磷化铟层的异质衬底的基础上，引入碳化硅，并将磷化铟层设置在碳化硅层上形成异质复合衬底，使得器件可以兼容调制掺杂场效应晶体管和互补金属氧化物半导体。并且，可以解决高导热碳化硅与硅衬底无法并存的问题。此外，利用碳化硅沿c轴具有与磷化铟层接近的热膨胀系数，可以减小热应力、提高器件的性能以及延迟器件的使用寿命。
89.由上述本技术提供的器件的制备方法或器件的结构的实施例可见，本技术中制备方法包括获取第一衬底、第二衬底和第三衬底，第一衬底具有键合面，第二衬底具有注入面，从注入面对第二衬底进行离子注入，在第二衬底的内部形成缺陷层，得到待键合结构，将待键合结构的注入面和第一衬底的键合面进行键合，得到异质衬底，将第三衬底与异质衬底进行键合，得到异质复合衬底；异质复合衬底包括待刻蚀区域、待生长区域和待制备区域；待刻蚀区域、待生长区域和待制备区域依次连接设置，在待刻蚀区域制备调制掺杂场效应晶体管结构，且在待生长区域制备隔离结构，且在待制备区域制备互补金属氧化物半导体结构，将调制掺杂场效应晶体管结构与互补金属氧化物半导体结构连接，得到器件。基于本技术实施例，在传统包含硅基和设置在硅基上的磷化铟层的异质衬底的基础上，引入碳
化硅，并将磷化铟层设置在碳化硅层上形成异质复合衬底，使得所得到的器件可以兼容调制掺杂场效应晶体管和互补金属氧化物半导体。并且，可以解决高导热碳化硅与硅衬底无法并存的问题。此外，利用碳化硅沿c轴具有与磷化铟层接近的热膨胀系数，可以减小热应力、提高器件的性能以及延迟器件的使用寿命。
90.在本发明中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
91.需要说明的是：上述本技术实施例的先后顺序仅仅为了描述，不代表实施例的优劣，且上述本说明书对特定的实施例进行了描述，其他实施例也在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或者步骤可以按照不同的实施例中的顺序来执行并且能够实现预期的结果。另外，在附图中描绘的过程不一定要求示出特定顺序或者而连接顺序才能够实现期望的结果，在某些实施方式中，多任务并行处理也是可以的或者可能是有利的。
92.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的均为与其他实施例的不同之处。尤其，对于结构的实施例而言，由于其基于相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
93.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。