具有集成磁通量聚集器的半导体设备及其产生方法与流程

1.本发明总体上涉及具有集成磁通量聚集器(imfc或imc)的半导体设备的领域，以及产生此类设备的方法。更具体地说，本发明涉及包括至少一个水平霍尔元件和至少一个集成磁通量聚集器的半导体设备的领域，以及产生此类设备的方法。


背景技术：

2.本领域已知包括半导体衬底和至少一个水平霍尔元件以及至少一个集成磁通量聚集器(imfc或imc)的半导体设备(例如，磁传感器设备)，例如来自大约20年前提交的us2002021124(a1)。此类设备的示例为线性位置传感器设备、角度位置传感器设备、电流传感器设备等。
3.众所周知，水平霍尔元件(顶部没有imc)可用于测量垂直于半导体衬底定向的磁场分量(bz)，并且垂直霍尔元件和磁阻元件可测量平行于半导体衬底的磁场分量(bx，by)。
4.还已知(从专利文件中)两个水平霍尔元件布置在磁盘周缘的相对侧和附近，可用于测量平行于半导体衬底的磁场分量(bx或by)。
5.多年来，已经开发了多种传感器设备，包括一个或多个水平霍尔元件和一个或多个集成磁通量聚集器(imfc)，但在这些设备中实现imfc的方式没有发生太多变化，除了用电镀代替胶带。
6.总是存在改进和替代的余地。


技术实现要素：

7.本发明实施例的目的是提供一种产生半导体衬底(例如，半导体晶片或半导体管芯)的方法，该半导体衬底包括至少一个集成磁通量聚集器(缩写为imfc或imc)。
8.本发明实施例的目的也是提供半导体衬底(例如，半导体晶片或半导体管芯)和包括这种半导体衬底的半导体设备，更具体地，磁传感器设备。
9.本发明实施例的目的是提供一种产生半导体设备的方法，该半导体设备包括至少一个线圈和集成磁芯，或至少一个发射器线圈和至少一个接收器线圈以及集成磁芯。
10.本发明实施例的目的是提供一种产生半导体设备的方法，该半导体设备包括至少一个水平霍尔元件和至少一个集成磁通量聚集器(imfc或imc)。
11.本发明实施例的目的是提供一种产生包括多个集成磁通量聚集器(imfc)的半导体设备的方法，该半导体设备当在汽车应用中使用时(例如，在工业或汽车环境中使用时)具有增加的寿命和/或改进的可靠性。
12.本发明实施例的目的是提供一种产生半导体晶片的方法，该半导体晶片包括多个集成磁通量聚集器(imfc)，该多个集成磁通量聚集器(在垂直于半导体晶片的方向上)具有的厚度或者总厚度的范围为从1.0μm至10μm，或从1.0μm至100μm，或从1.5μm至100μm，或从2.0μm至100μm，或从5.0μm至100μm，或从10μm至100μm，或从15μm至100μm，或从20μm至100μm，或从25μm至100μm，或从30μm至100μm，或从35μm至100μm，或从40μm至100μm，或从55μm至
100μm，或从50μm到100μm，优选地保持良好的机械特性(例如，分离或脱层的风险较小)和/或保持良好的磁特性(例如，饱和、磁滞)和/或保持良好的可靠性(例如，长寿命)，即使当在工业或汽车环境中使用时。
13.本发明实施例的目的是提供一种产生包括多个集成磁通量聚集器(imfc)的半导体晶片的方法，该集成磁通量聚集器(imfc)与cmos工艺兼容。
14.本发明实施例的目的是提供一种产生以下设备中的一个或多个设备的方法：电流传感器设备、集成变压器设备(也称为“微型变压器”设备)、集成接近度传感器设备、集成磁传感器设备、集成角度传感器设备、集成线性传感器设备，可选择地封装在单个管芯中。
15.本发明实施例的目的是提供一种集成磁传感器设备，该集成磁传感器设备能够以增大的信噪比(snr)和/或改善的精度和/或更大的信号幅度测量磁场的一个或多个特性，而不必增加功耗，并且提供产生这种集成磁传感器设备的方法。
16.本发明实施例的目的是提供此类集成磁传感器设备，或此类位置传感器设备，此类集成磁传感器设备或位置传感器设备适合在工业和/或汽车环境中使用。
17.本发明的特定实施例的目的是提供一种具有改善的信噪比的集成磁传感器设备，具体地对于定向在垂直于半导体衬底的方向定向的bz组件。
18.本发明的特定实施例的目的是提供一种集成磁传感器设备，该集成磁传感器设备具有多个集成磁聚集器，该多个集成磁聚集器有至少两个不同高度(在垂直于半导体衬底的方向上测量)。
19.本发明特定实施例的目的是提供一种集成磁传感器设备，该集成磁传感器设备当在用于工业或汽车应用中时具有减少的分层风险。
20.本发明的特定实施例的目的是提供一种集成磁传感器设备，该集成磁传感器设备造成设备较少的损耗或较少的加热。
21.本发明的特定实施例的目的是提供一种集成磁传感器设备，该集成磁传感器设备提供改善的生产成品率。
22.这些和其他目标通过本发明的实施例实现。
23.根据第一方面，本发明提供了一种产生包括至少一个集成磁通量聚集器的半导体衬底(例如，半导体晶片或半导体管芯)的方法，该方法包括以下步骤：a)提供具有上表面的半导体衬底；b)在所述上表面中制作至少一个空腔；c)沉积一层或多层的一种或多种材料，包括溅射至少一层软磁材料；d)移除位于所述至少一个空腔外部的基本上所有的软磁材料，同时留下位于所述至少一个空腔内部的至少一部分软磁材料。
24.主要优点是，当使用该方法时，软磁材料的“填充率”或“覆盖面积”，或包含imfc的投影面积相对于总面积(有或没有imfc)的百分比可以大于例如4％，或大于约7％，或大于约10％，同时保持良好的生产成品率。所指的“上表面”与包括集成半导体组件(例如，优选地至少一个水平霍尔元件)的“有源表面”位于同一侧。图10(d)、图11(d)、图12(d)、图13(d)和图14(d)中示出了通过该方法获得的半导体衬底的示例。
25.在实施例中，步骤d)包括：去除位于至少一个空腔外部的基本上所有的软磁材料，同时保留位于所述至少一个空腔内部的至少50％或至少60％或至少70％或至少80％或至少90％或基本上所有的软磁材料。
26.在实施例中，步骤a)可包括：提供在其上表面具有牺牲层的半导体衬底(例如，作
为其顶层)，和/或在半导体衬底顶部生长或沉积绝缘层(例如，sio2或sini或su-8)，该绝缘层随后成为(新的)上表面(或顶层)。
27.在实施例中，步骤d)包括：去除牺牲层，从而也去除在所述牺牲层上空腔外部沉积的软磁材料。
28.在实施例中，软磁材料可从由以下组成的群组中选择：fe、fe合金、ni、ni合金、feni、feni合金、co、co合金、金属玻璃、mu金属。
29.在实施例中，步骤a)包括：提供具有至少一个水平霍尔元件的半导体衬底。
30.在实施例中，步骤a)包括：提供具有至少两个水平霍尔元件的半导体衬底。
31.在实施例中，步骤d)包括通过应用化学机械抛光(cmp)去除位于至少一个空腔外部的基本上所有的软磁材料。
32.发明人想到了构造空腔，并用软磁材料填充空腔，然后应用cmp去除空腔外部多余的软磁材料，作为在衬底上“图案化”磁结构的一种方法。需要注意的是，cmp通常用于将表面变平坦。
33.此外，如果空腔未被完全填充，而仅是部分填充，则抛光不一定到达空腔内部软磁材料的顶部。以这种方式可以避免抛光对空腔中磁材料的特性有负面影响。
34.图10(d)、图11(d)、图12(d)和图13(d)中示出了通过该方法获得的半导体衬底的示例。
35.在实施例中，步骤d)包括通过应用剥离来去除位于至少一个空腔外部的基本上所有的软磁材料。
36.这可包括：将半导体衬底插入将溶解牺牲层的浴中，具体地在多余软磁材料下面，该多余软磁材料然后也将被从衬底上去除。通过该方法获得的半导体衬底的示例在图14(d)中示出。
37.在实施例中，步骤b)包括：在上表面上应用光致抗蚀剂层，并对光致抗蚀剂层进行图案化。
38.如本领域中所知，“图案化光致抗蚀剂”可包括：(i)暴露部分光致抗蚀剂，或在具有掩模的情况下照射光致抗蚀剂；(ii)可选地，烘烤光致抗蚀剂，以及(iii)通过去除暴露或未暴露的部分来显影或蚀刻光致抗蚀剂。
39.在实施例中，步骤b)包括：制作所述至少一个空腔，以使该至少一个空腔在垂直于半导体衬底的方向上具有预定义的第一高度(h1)；以及其中步骤c)包括：在所述垂直于半导体衬底的方向上的第二高度(h2)上沉积所述一层或多层；其中，第二高度(h2)大于第一高度(h1)。
40.当(imfc的)第二高度小于(空腔的)第一高度时，这是一个优点，因为在这种情况下，与(i)通过电镀来沉积软磁材料的类似工艺/设备相比，和/或与(ii)imfc的上表面与机械抛光设备物理接触的类似工艺/设备相比，溅射的软磁材料可以表现出优越的特点，例如在减少磁滞方面。
41.取决于所使用的机械抛光的粗糙度，可以选择第一高度和第二高度之间的差值。
42.假使步骤d)包括使用剥离工艺，则使(imfc的)第二高度小于(空腔的)第一高度提供了以下优点：在被沉积在空腔内部的imfc和牺牲层顶部的任何多余imfc材料之间的任何(不需要的)互连是相对薄并且弱的，并且当多余imfc下的材料溶解时，该互连会断裂。
43.在实施例中，第二高度比第一高度小至少1μm，或至少2μm，或至少3μm，或至少4μm，或至少5μm。
44.在实施例中，第二高度基本上等于第一高度，在
±
1μm的公差范围内。
45.在实施例中，第二高度大于第一高度，例如至少高出1μm，或至少高出2μm，或至少高出3μm，或至少高出4μm，或至少高出5μm。当(imfc的)第二高度大于(空腔的)第一高度时，这是优点，因为在这种情况下，抛光(cmp)后上表面将是平坦的，因此，imfc的顶部将是高度地平面的。
46.在实施例中，第二高度是约2.0μm到约80μm范围内的值。
47.在实施例中，步骤a)包括：提供包括至少一个磁传感器元件和互连堆叠的半导体衬底，所述互连堆叠包括至少三个或至少四个金属层；并且其中步骤b)包括：制作所述至少一个空腔，以使该至少一个空腔至少部分地延伸到所述互连堆叠中。这给予的优点是，磁通量聚集器的底部将更靠近磁传感器元件，从而产出更大的信号。通过该方法获得的半导体衬底的示例在图13(d)中示出。
48.在实施例中，步骤b)包括：制作所述至少一个空腔，以使该至少一个空腔延伸至互连堆叠的金属层之一。在本实施例中，金属层之一被用作蚀刻停止。这给予的优点是，磁通量聚集器和磁传感器元件之间的距离更小和/或被非常好地定义。这进而可以有助于改善传感器设备的精度，例如，通过提供更大的增益，从而提供更大的信噪比(snr)。这也可以有助于避免在生产过程中进行校准测试的需要。通过该方法获得的半导体衬底的示例在图13(d)中示出。
49.在实施例中，步骤b)包括：制作多个空腔，使得空腔(在垂直于半导体衬底的方向上)的总投影面积达到半导体衬底总面积的至少5％，或至少7％，或至少10％，或至少12％，或至少14％，或至少16％，或至少18％，或至少20％，或至少23％，或至少25％、或至少28％、或至少30％、或至少35％、或至少40％。使用溅射来沉积软磁材料是一个主要优点，因为相较于例如变得非常困难甚至不可能使用的电镀而言，溅射不会真的对最大覆盖面积强加上限。
50.在实施例中，步骤c)包括：沉积聚合物层或应力释放层(例如，包括al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料的层，或由这些材料组成的层)作为所述一层或多层的第一层。应用聚合物层(例如，聚酰亚胺层)可有助于减少至少一层溅射软磁材料和与其直接接触的材料之间的机械应力(例如在底部处和/或在侧面处)。这样，由此产生的半导体设备的寿命可以被增加。可通过溅射沉积铝(al)或氮化铝(aln)或al2o3或sio2或ta2o5层等。图11(d)、图12(d)和图13(d)中示出了通过该方法获得的半导体衬底的示例。
51.在实施例中，聚合物层(1130)为聚酰亚胺层。聚酰亚胺层一般通过旋涂沉积。
52.在实施例中，步骤c)包括：在所述软磁材料层的正下方提供al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料的至少一个层；和/或直接在所述软磁材料层的顶部上提供al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料的至少一个层。通过该方法获得的半导体衬底的示例在图13(d)中示出。
53.在实施例中，步骤c)包括：通过重复以下步骤至少两次来形成层的堆叠：(i)溅射应力释放层(例如，包括al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料，或者由这些材料组成)；以及(ii)溅射软磁材料层。
54.应力释放层(例如，al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料)可具有约0.5nm至约40nm，或从约1.0nm至约40nm，或从约1.0nm至约20nm，或从约1.0nm至约10nm，或从约2.0nm至约20nm，或从约2.0nm到约10nm，或从约2.0nm到约4.0nm的厚度，例如等于约2nm，或等于约3nm，或等于约4nm，或等于约5nm。
55.软磁材料层可具有从约50nm至约1000nm，或从约50nm至约500nm，或从约50nm至约200nm，或从约50nm至约75nm，或从约75nm至约100nm，或从约100nm至约125nm，或从约125nm至约150nm，或从约150nm至约200nm，或从约200nm至约250nm，或从约250nm至约300nm，或从约300nm至约350nm，或从约350nm至约400nm，或从约400nm至约450nm，或从约450nm至约500nm的厚度。提供这样的多层堆叠的优点在于，它可以帮助减少至少两层溅射软磁材料和与其直接接触的材料之间的机械应力(例如在底部处、在顶部处和/或在侧面处)。以此方式，磨损可以被减少，并且由此产生的半导体设备的寿命可以被增加。
56.优点是该堆叠提供了良好的机械特性(例如，减少的分层风险)和/或良好的磁特性(例如，以下中的一个或多个：良好的磁增益、相对小的磁滞、相对大的饱和等)。
57.当使用aln或另一电隔离材料作为应力释放层时，这是一个特别的优点，因为以此方式，多个磁材料层彼此电隔离，因此涡流只能在各个层内部流动。这意味着，当经受时变磁场时(例如，当测量ac电流时)，由于涡流造成的加热被减少(至少在某些磁场方向上)，因此热差异将减少，并且因此机械应力也将减少，机械磨损将减少，并且寿命将更长。
58.在实施例中，步骤c)包括重复沉积应力释放层和软磁材料层的步骤至少3次，或至少4次，或至少5次，或至少10次，或至少12次，或至少15次，或至少20次。
59.在实施例中，步骤b)包括：制作至少一个空腔，所述至少一个空腔具有倾斜的侧壁，所述侧壁与半导体衬底形成不同于90
°
的角度
60.倾斜侧壁可定义相对于半导体衬底的角度，该角度的范围为从约30
°
至约85
°
，或范围为从约45
°
至约85
°
，或范围为从约60
°
至约85
°
，或范围为从约75
°
至约85
°
。倾斜侧壁可例如通过各向异性蚀刻或各向异性湿法蚀刻或以任何其他合适方式形成。
61.通过该方法获得的半导体衬底的示例在图12(d)中示出。
62.在实施例中，步骤b)包括：制作具有圆形或弯曲侧壁的所述至少一个空腔(例如，通过各向同性蚀刻)。
63.在实施例中，该方法包括：在步骤b)中制作具有倾斜侧壁的空腔，并在步骤c)中提供应力释放层，例如，包括聚酰亚胺、al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料，或者由这些材料组成。这是尤其有利的，因为它不仅减少了由位于软磁材料层下方的层施加的机械应力，而且还减少了由位于软磁材料层侧面上的层施加的机械应力。通过该方法获得的半导体衬底的示例在图12(d)中示出。注意，“倾斜的侧壁”和“应力释放层的存在”的特征，当两者都存在时，协同起效，但它们也可以被单独使用。
64.在实施例中，步骤a)包括：提供包括至少一个或至少两个水平霍尔元件的半导体衬底；以及步骤b)包括：在所述至少一个或所述至少两个水平霍尔元件上方制作所述至少一个空腔，使得空腔具有外边缘基本上与所述至少一个或所述至少两个水平霍尔元件的几何中心对齐(即，基本上位于垂直上方)的形状。
65.在实施例中，空腔具有盘形状或环形状，并且半导体衬底包括至少两个水平霍尔元件，位于空腔的下方和相对侧上。该实施例理想地适合于测量平行于半导体衬底定向的
磁场分量bx或by。。
66.在实施例中，步骤a)包括：提供包括至少一个水平霍尔元件的半导体衬底；以及步骤b)包括：在所述水平霍尔元件上方制作所述至少一个空腔，使得所述空腔具有几何中心与所述水平霍尔元件的几何中心对齐的形状。
67.空腔的形状可在垂直于半导体衬底的方向(z)上具有高度h，并且可在平行于半导体衬底的方向(x，y)上具有最大横向尺寸d(例如圆的直径，或多边形形状的最大对角线)。在实施例中，空腔的高度为至少25μm，或至少27μm，或至少30μm，或至少32μm，或至少35μm，或至少40μm，或至少45μm，或至少50μm，或至少60μm。在另一个或者进一步的实施例中，高度(h)和所述最大横向尺寸(d)的比率(h/d)为至少25％，或至少30％，或至少40％，或至少50％，或至少60％，或至少70％，或至少80％，或至少90％，或至少100％，或至少110％。
68.此类半导体设备的看起来如何的实施例在同一申请人在2020年11月3日提交的共同未决专利申请ep20205330.2中进行了说明，该文件通过引用全部并入本公开。
69.在实施例中，所产生的集成磁通量聚集器的形状为整体圆柱形状、整体锥形状、整体截短圆锥形状、旋转对称形状或围绕所述纵轴的圆对称形状，或具有带有规则多边形横截面的整体棱柱形，或具有整体蘑菇形状，或包括主要圆柱形部分，或包括主要圆锥形部分，或包括主要截短圆锥形部分。
70.在实施例中，圆锥形状或截短圆锥形状或圆锥形部分或沿着水平霍尔元件(hc)逐渐变的细截短圆锥形部分。
71.在实施例中，集成磁通量集中器的形状在平行于半导体衬底的平面上的横截面的直径(d)或最大对角线在15μm至40μm、15μm至35μm、16μm至34μm、17μm至33μm、18μm至32μm、19μm至31μm或20μm至30μm范围内。
72.在实施例中，水平霍尔元件在衬底上的正交投影完全位于集成磁通量集中器底表面在所述衬底上的正交投影的周缘的内部。
73.在实施例中，集成磁通量集中器底表面在衬底上的正交投影完全位于水平霍尔元件在所述衬底上的正交投影的周缘的内部。
74.在实施例中，水平霍尔元件(hc)在衬底上的正交投影的周缘与集成磁通量集中器的底表面在所述衬底上的正交投影的周缘相交。
75.在实施例中，水平霍尔元件和集成磁通量聚集器之间的距离值在1到20μm的范围内。
76.在实施例中，步骤a)包括：提供具有通过电镀沉积的第一多个集成磁聚集器元件的半导体衬底。
77.在实施例中，该方法可包括沉积牺牲层(例如，光致抗蚀剂层)并图案化该牺牲层以形成多个空腔的进一步步骤，该多个空腔仅对齐电镀imc元件的一个子集，或至少对齐电镀imc元件的一个子集，或对齐所有电镀imc元件。这些空腔的横向尺寸可能与电镀imc元件的横向尺寸相同或不同。
78.在实施例中，该方法可进一步包括在电镀材料顶部溅射软磁材料(例如，相同的软磁材料或另一软磁材料)的步骤，可选地在该步骤之前在电镀层和溅射层之间应用应力释放层(例如，聚合物、聚酰亚胺、al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料)。
79.在实施例中，该方法可进一步包括提供多个交替层的堆叠的步骤：一层是通过溅
射沉积的应力释放层(例如，al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料)，另一层是通过溅射沉积的软磁材料(例如fe或fe基、ni基或ni基、co基或co基、feni或feni基、金属玻璃或mu金属)。
80.这在形成两种不同类型的集成磁聚集器时可能尤其有用，例如第一种imfc，其具有例如环形状或盘形状(例如直径约150-250μm，厚度约20-25μm)，位于互连堆叠的顶部(如现有技术中通常做的)，以及第二种imfc，其具有例如柱形状(例如具有直径约为20-60μm、厚度约为27-60μm的圆柱形状或棱柱形状)，其部分延伸到互连堆叠中，例如在共同未决专利申请ep20205330.2中更详细描述的方式，参见例如图13(b)。因此，该第二imfc接触互连堆叠的金属层之一，作为种子层。通过电镀制作第二imfc的下部分，可获得良好的“基础”和该imfc与相应金属层(互连堆叠)的良好粘合力，从而减少在恶劣环境中使用时的分层风险。第二imfc的上部分可通过溅射形成，作为单层，或作为多层的堆叠，其中软磁材料(例如fe、ni、co等)层与应力释放层(例如，包括al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料)交错。
81.进一步的优点是，第二imfc的上部分可以具有(略微地)与第二imfc的下部分不同的形状和/或尺寸。例如，如果两部分均具有圆柱形状，并且如果上部分的直径略微地大于下部分，则形成整体蘑菇形，这可能有助于增加z方向上的磁增益gz(垂直于半导体衬底)。
82.在实施例中，该方法将包括第一系列步骤：a)提供半导体衬底，b)制作至少一个第一腔体，c)溅射至少一层软磁材料，以及d)去除第一腔体外部的至少一部分软磁材料，以及第二系列步骤，包括：f)沉积牺牲层，b)制作第二腔体，c)溅射至少一层软磁材料，以及d)去除至少一部分第二腔体外部的软磁材料。
83.本实施例的优点是，一些或所有imfc元件的底部分可由第一系列步骤形成，而一些或所有imfc元件的上部分可由第二系列步骤形成，可选地具有不同尺寸和/或具有不同材料。
84.根据第二方面，本发明还提供了一种集成半导体衬底(例如，半导体晶片或半导体管芯)，其包括集成磁通量聚集器，该集成磁通量聚集器包括一层或多层的一种或多种材料，并进一步包括以下特征中的一个或多个特征：
85.i)包括至少三个或至少四个金属层的互连堆叠，其中集成磁通量聚集器至少部分地延伸到互连堆叠中；
86.ii)包括至少三个或至少四个金属层的互连堆叠，其中集成磁通量聚集器延伸至互连堆叠的金属层之一；
87.iii)所述软磁材料层正下方的至少一个应力释放层，以及直接在所述软磁材料层的顶部上的至少一个应力释放层；
88.iv)多个双层交替层，双层交替层包括第一层和第二层，第一层包括应力释放材料(例如，al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料)，第二层包括软磁材料(例如，fe或fe合金、ni或ni合金、feni或feni合金、co或co合金、金属玻璃或mu金属等)；
89.v)其中，集成磁通量聚集器具有倾斜的侧壁(即，相对于半导体衬底形成不同于90
°
的角度)；
90.vi)其中集成半导体衬底进一步包括至少一个水平霍尔元件，并且其中集成磁通量聚集器具有外边缘基本上与至少一个水平霍尔元件对齐的形状；
91.vii)其中集成半导体衬底进一步包括至少一个水平霍尔元件，并且其中集成磁通量聚集器具有几何中心基本上与水平霍尔元件的几何中心对齐的形状；
92.viii)其中集成半导体衬底包括抛光上表面，或顶部上具有钝化层的抛光表面。
93.根据第三方面，本发明还提供集成半导体设备，该集成半导体设备包括根据第二方面的集成半导体衬底和壳体。
94.在实施例中，集成半导体设备可以是磁传感器设备、电流传感器设备、接近度传感器设备、线性位置传感器设备、角度位置传感器设备。
95.在实施例中，集成半导体设备可以是集成变压器设备(也称为微型变压器设备)，其进一步包括至少一个集成线圈，或至少两个集成线圈，例如可以彼此感应耦合的发射器线圈和接收器线圈。接收器线圈在半导体衬底上的正交投影可位于发射器线圈的正交投影内部(或反之亦然)，集成磁通量聚集器的正交投影可位于内部线圈的正交投影内部。
96.在实施例中，集成半导体设备可以进一步包括引线框架。
97.在实施例中，集成半导体设备可进一步包括模化合物。
98.根据另一方面，本发明还涉及电流传感器系统，该电流传感器系统包括根据第三方面的电流传感器设备和电流导体(例如，汇流条)。
99.根据另一方面，本发明还涉及一种接近度传感器系统，其包括根据第三方面的接近度传感器设备和金属目标，该金属目标可相对于接近度传感器设备可移动地布置。
100.根据另一方面，本发明还涉及一种线性位置传感器系统，该线性位置传感器系统包括根据第三方面的线性位置传感器设备和包括多个交替目标的磁结构(例如，永磁结构)，其中，传感器设备相对于磁结构是可移动的，或者反之亦然。
101.根据另一方面，本发明还涉及一种角度位置传感器系统，该角位置传感器系统包括根据第三方面的角度位置传感器设备，以及一种磁结构，该磁结构包括多个交替目标，例如多极环或盘磁铁，其相对于传感器设备是可旋转的。
102.在所附独立和从属权利要求中阐述了本发明的特定和优选方面。来自从属权利要求的特征可以与独立权利要求的特征以及与其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的那样。
103.根据此后所描述的(多个)实施例，本发明的这些方面和其他方面将是显而易见的，并且参考这些实施例阐明了本发明的这些方面和其他方面。
附图说明
104.图1(a)示出了磁传感器结构或布置的透视图，该磁传感器结构或布置包括盘形的集成磁通量聚集器(imfc)和两个水平霍尔元件，两个水平霍尔元件位于盘的相对侧，靠近盘的周缘，如可通过根据本发明的方法产生的。
105.图1(b)以横截面侧视图示出了图1(a)的传感器结构。
106.图2示出了图1(a)的磁传感器结构的变体的透视图，其包括盘形的集成磁通量聚集器(imfc)和四个水平霍尔元件，四个水平霍尔元件以90
°
的倍数成角度间隔开，位于其周缘附近，如可通过根据本发明的方法产生的。
107.图3(a)至图3(d)示出了包括集成磁通量聚集器的磁传感器结构的示例，该集成磁通量聚集器具有与水平霍尔元件的中心对齐的中心轴，如可通过根据本发明的方法产生
的。
108.图4(a)示出了磁传感器结构的示例，该磁传感器结构包括：环形状的第一磁通量聚集器，以及布置在环的周缘附近的两个水平霍尔元件；以及第二磁通量聚集器，其形状为具有与第三水平霍尔元件的中心对齐的中心轴的圆柱形或截头圆锥形，如可通过根据本发明的方法产生的。
109.图4(b)是图4(a)的传感器结构的横截面侧视图。
110.图5示出了图4(a)的磁传感器结构的变体的透视图，包括环形的集成磁通量聚集器(imfc)和四个水平霍尔元件，该四个水平霍尔元件位于环的周缘附近，以90
°
的倍数成角度间隔开；以及第二磁通量聚集器，其形状为具有与第三水平霍尔元件的中心对齐的中心轴的圆柱形或截头圆锥形，如可以通过根据本发明的方法产生的。
111.图6示出了能够测量和无源地放大三个正交磁场分量bx、by、bz的另一个磁传感器结构的俯视图，如可通过根据本发明的方法产生的。
112.图7示出了图6的磁传感器结构的变体的俯视图，该磁传感器结构还能够测量和无源地放大三个正交磁场分量bx、by、bz，如可以通过根据本发明的方法产生的。
113.图8是集成半导体设备的示意图，该集成半导体设备包括半导体衬底，该半导体衬底包括：第一磁传感器结构(图8左侧示出)，该第一磁传感器结构包括具有第一形状和第一高度的第一imfc；以及第二磁传感器结构(图8右侧示出)，第二磁传感器结构包括具有第二形状和第二高度的第二imfc，该第二高度可小于第一高度、基本上等于第一高度或大于第一高度，如可通过根据本发明的方法产生的。
114.图9示出了如本发明所提出的利用至少一个集成磁通量聚集器(imfc)产生半导体衬底的方法的流程图。
115.图10(a)至图14(d)示出了中间半导体衬底，其可通过执行图9的方法的部分或全部步骤获得。更具体地说，
116.图10(a)至图10(d)示出了半导体衬底，该半导体衬底包括通过制作空腔、溅射磁材料、和机械抛光(cmp)或蚀刻获得的imfc结构。
117.图11(a)至图11(d)示出了半导体衬底，该半导体衬底包括通过制作空腔、沉积应力释放材料、溅射磁材料、和机械抛光(cmp)或蚀刻获得的imfc结构。
118.图12(a)至图12(d)示出了半导体衬底，该半导体衬底包括imfc结构，该imfc结构通过制作具有倾斜侧壁的空腔、沉积应力释放材料、溅射磁材料、以及机械抛光(cmp)或蚀刻来获得。
119.图13(a)至图13(d)示出了半导体衬底，该半导体衬底包括imfc结构，该imfc结构是通过使空腔部分地延伸到互连堆叠中，以及通过溅射多个层(交替包括应力释放材料和磁材料)，以及通过机械抛光(cmp)或蚀刻来获得。
120.图14(a)至图14(d)示出了半导体衬底，该半导体衬底包括imfc结构，该imfc结构通过沉积牺牲层、制作空腔、溅射磁材料和剥离牺牲层来获得。
121.图15示出了可通过根据本发明的方法产生的集成变压器的示意图。
122.各附图仅是示意性而非限制性的。在附图中，出于说明性目的，要素中的一些要素的尺寸可被放大且未按比例绘制。权利要求中的任何附图标记不应被解释为限制范围。在不同的附图中，相同的附图标记指代相同或相似的要素。
具体实施方式
123.将就具体实施例并且参考特定附图来描述本发明，但是本发明不限于此而仅由权利要求书来限定。所描述的附图仅是示意性的且是非限制性的。在附图中，出于说明性目的，要素中的一些要素的尺寸可被放大且未按比例绘制。尺度和相对尺度不对应于对本发明的实现的实际减少。
124.此外，说明书中和权利要求中的术语第一、第二等等用于在类似的要素之间进行区分，并且不一定用于在时间上、空间上、以排名或以任何其他方式描述顺序。应理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的不同的顺序来进行操作。
125.此外，说明书和权利要求中的术语顶部、下方等等是用于描述性目的并且不一定用于描述相对位置。应当理解，如此使用的术语在适当的情况下是可互换的，并且本文中所描述的本发明的实施例能够以与本文中所描述或图示的取向不同的取向进行操作。
126.要注意，权利要求中使用的术语“包括”不应被解释为限定于其后列出的装置；它并不排除其他要素或步骤。因此，该术语应被解释为指定如所提到的所陈述的特征、整数、步骤或部件的存在，但不排除一个或多个其他特征、整数、步骤或部件、或其群组的存在或添加。因此，表述包括装置“a和b的设备”的范围不应当被限于仅由部件a和b构成的设备。它意味着对于本发明，该设备的仅有的相关部件是a和b。
127.贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部指代同一实施例，但是它们可能指代同一实施例。此外，在一个或多个实施例中，如通过本公开将对本领域普通技术人员显而易见的，特定的特征、结构或特性能以任何合适的方式进行组合。
128.类似地，应当理解，在本发明的示例性实施例的描述中，出于精简本公开和辅助理解各发明性方面中的一个或多个发明性方面的目的，本发明的各个特征有时被一起编组在单个实施例、附图或其描述中。然而，该公开方法不应被解释为反映要求保护的发明要求比每一项权利要求中明确记载的特征更多的特征的意图。相反，如所附权利要求所反映，发明性方面存在于比单个前述公开的实施例的全部特征更少的特征中。因此，具体实施方式之后所附的权利要求由此被明确纳入本具体实现方式中，其中每一项权利要求本身代表本发明的单独实施例。
129.此外，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括其他实施例中所包括的其他特征，但是如本领域技术人员将理解的那样，不同实施例的特征的组合旨在落在本发明的范围内，并且形成不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均能以任何组合来使用。
130.在本文中所提供的描述中，阐述了众多具体细节。然而，应当理解，可以在没有这些具体细节的情况下实践本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出，以免混淆对本描述的理解。
131.在可能的情况下，在不同的实施例中，使用相同或相似的附图标记(模100)来指示相同或相似的结构特征。
132.在本文件中，术语“集成磁聚集器”(imc)和“集成磁通量聚集器”(imfc)的含义相
同。在本发明的上下文中，这些术语主要指包括通过电镀和/或溅射沉积在半导体衬底上的软磁材料的结构。
133.在本文件中，“垂直位于上方”或“垂直方向”或“正交投影”或“z方向”的表述是指垂直于半导体衬底(例如硅晶片)的方向，除非另有明确说明或上下文另有明显说明。
134.在本文件中，“磁场分量bz”一般指沿着垂直于半导体衬底的方向定向的磁场分量，并且“磁场分量bx和by”一般指沿着平行于半导体衬底的方向定向的磁场分量，除非另有明确说明或上下文另有明显说明。
135.本发明涉及包括至少一个集成磁通量聚集器(缩写为imfc或imc)并且优选地进一步包括至少一个或至少两个水平霍尔元件的半导体衬底(例如半导体晶片或半导体管芯)的领域，以及涉及半导体设备(例如，包括一个或多个此类半导体管芯的封装半导体设备)，以及涉及产生此类半导体衬底(例如晶片、管芯)和此类半导体设备的方法。
136.图1(a)示出了磁传感器结构100或传感器布置的透视图，包括盘形的集成磁通量聚集器111和两个水平霍尔元件h1、h2，两个水平霍尔元件位于盘的相对侧上、靠近其周缘。如本领域所知，该传感器结构能够测量磁场分量沿x轴定向的分量bx，以及沿z轴定向的磁场分量bz。信号bx可以例如使用公式计算：bx＝a*(s2-s1)，其中a是预定义常数，s1是从第一霍尔元件h1获得的信号，s2是从第二霍尔元件h2获得的信号。信号bz可以例如使用公式计算：bz＝k*(s1 s2)，其中k是预定义常数，s1是从第一霍尔元件h1获得的信号，s2是从第二霍尔元件h2获得的信号。
137.制作这种半导体衬底的已知方法如下：
138.a)提供半导体衬底，该半导体衬底包括一个或多个水平霍尔元件，并且包括“互连堆叠”(也称为“金属堆叠”)，“互连堆叠”包括由绝缘层分隔开的四个金属层，并包括互连堆叠顶部的钝化层；
139.b)在钝化层顶部提供种子层；
140.c)通过电镀在种子层顶部沉积软磁材料(例如fe)。
141.imc的厚度或总厚度可通过选择电镀步骤的适当参数(包括：电流振幅和持续时间)来确定。电镀的优点尤其是(i)它是一种相对快速的技术，(ii)电镀不需要非常高的温度，非常高的温度对底层组件的正确功能可能有害，以及(iii)软磁材料仅沉积在种子层上方，因此，不需要附加的去除多余的材料的步骤四。
142.然而，这种技术也带来了若干问题。
143.一个此类问题是，为电镀步骤寻找最佳工艺参数需要付出相当大的努力，此外，这高度取决于手边的具体设计或布局，因此需要对于每种新设计或产品进行重新优化。
144.发明人遇到的另一个问题是，如果“imc覆盖率”大于约2％至3％，产生具有高成品率的imc的集成半导体衬底越来越难。
145.发明人遇到的另一个问题是，已知技术不容易允许在相同半导体衬底顶部构造具有不同高度的两种不同类型的imc结构。
146.为了解决上述问题中的一个或多个，本发明提供了产生半导体衬底(例如，半导体晶片或半导体管芯)的方法，该方法包括至少一个集成磁通量聚集器(imfc)，包括以下步骤：
147.a)提供半导体衬底，该半导体衬底具有上表面(或顶层)；
148.b)制作至少一个空腔，该空腔在所述上表面(或所述顶层)中；
149.c)溅射至少一层软磁材料；
150.d)去除位于所述至少一个空腔外部的软磁材料的基本上全部，同时留下在所述至少一个空腔内部的软磁材料的至少一部分(优选至少50％、或至少70％、或至少80％、或至少90％、或至少95％或基本上全部)。
151.可选地，步骤d)包括应用化学和机械抛光(cmp)或剥离。
152.可选地，步骤c)可包括沉积一个或多个应力释放层。
153.这种特征组合并非微不足道，特别因为：
[0154]-普遍认为溅射需要很长的时间，这将使工艺成本过高，在诸如工业或汽车应用等竞争性市场中，这不是一个经济可行的解决方案；
[0155]-由于imfc应用于半导体衬底的顶部，即在半导体衬底产生之后，并且考虑到溅射是在真空中高温进行的，因此存在对底层电子设备有负面影响的严重风险，特别是鉴于溅射与电镀相比需要长时间(一般为10倍大)，并且如果要建造的imfc结构的高度将大于约20μm(现今一般使用的)，则更是如此，
[0156]-通过溅射应用软磁材料是一回事，但由于溅射材料的沉积不限于种子层上方的位置，发明人必须想出一种“图案化”溅射材料的方法。他们得到了构造空腔，然后在整个表面上溅射材料，然后应用cmp或剥离去除多余的材料的想法。注意，cmp通常用于平面化目的。同样，剥离通常不被使用于图案化目的；
[0157]-最后但并非最不重要的是，即使通过溅射可能沉积相对较厚的(例如高度≥25μm)imc，产生的产品必须适合在工业或汽车环境中操作，这特别意味着传感器设备的可靠性和寿命不应被负面地影响，意味着例如在-40℃至 140℃的温度范围内使用时，imc不应分层。
[0158]
所提出的无电镀步骤的(多个)方法的优点是，它需要更少的精力来寻找最佳工艺参数，并且不需要种子层的形成，并且“imc覆盖率”可以高于例如5％或高于例如10％，或高于15％，或高于20％。
[0159]
惊讶地发现，所提出的(多个)方法不仅可以被用于构造诸如图1示出的具有约20μm的一般高度和约200μm的一般直径的盘形的imc结构，还可以用于构建具有至少20μm、或至少25μm、或至少30μm、或至少40μm、或至少50μm、或至少60μm的高度的imc结构。
[0160]
惊讶地发现，尽管溅射软磁材料需要相对长的时间，尤其是当要构造的imc结构的高度为至少25μm，或至少30μm，或至少为40μm时，电子元件(例如水平霍尔元件、偏置电路、运算放大器等)仍然在下面的半导体衬底中实现，不会(或不会显著地)被负面地影响。
[0161]
这些是本发明实施例的主要底层思想、原理和优点。具体实施例可提供进一步或其他优点，如下文更详细地描述的。
[0162]
在描述产生包括(一个或多个)集成磁通量聚集器的集成半导体衬底的方法之前，图1(a)至图8中将示出设想的imfc结构的一些说明性示例，本发明不限于此。
[0163]
图9示出了例如图1(a)至图8中的示出的利用imfc产生集成半导体衬底的(多个)方法的流程图。
[0164]
图10至图14示出了可通过执行图9示出的方法或其变体可以获得的中间半导体衬底。
[0165]
图15示出了作为可使用集成磁通量聚集器的设备的另一示例的集成变压器的示意图。
[0166]
现在参考各附图。
[0167]
上面已经讨论了图1(a)，并且示出了磁传感器结构100，该磁传感器结构100包括具有两个水平霍尔元件h1、h2和盘形的imfc 111的半导体衬底(未明确示出)。该盘形的imfc 111可以以使用电镀的经典方式创建，或者根据本发明提出的方法创建。
[0168]
优选地，盘111的高度(或厚度)是在2.0μm至50μm、5μm至40μm、10μm至30μm、15μm至25μm或20μm至25μm范围内的值；并且优选地，盘111的直径是在100μm至250μm、150μm至250μm或200μm至250μm范围内的值。
[0169]
图1(b)以横截面侧视图示出了图1(a)的传感器结构100。
[0170]
图2示出了图1(a)的磁传感器结构的变体的透视图，包括盘形的集成磁通量聚集器211和四个水平霍尔元件h1-h4，四个水平霍尔元件h1-h4以90
°
的倍数成角度间隔开，位于盘形的imfc的周缘附近。该传感器结构能够测量和无源地放大沿x轴定向的磁场分量bx，并且能够测量和无源地放大沿y方向定向的磁场分量by，并且能够测量沿z轴定向的磁场分量bz。该盘形的imfc 211可以以使用电镀的经典方式创建，或者根据本发明提出的方法创建。
[0171]
与图1提及的盘的尺寸相同的优选尺寸是可应用的。
[0172]
图3(a)至图3(d)示出了磁传感器结构300a-300d的示例，每个包括各自的集成磁通量聚集器311a-311d，其具有与水平霍尔元件hc的中心对齐的中心轴。这些传感器结构能够测量和无源地放大在z方向定向的磁场分量bz。这些imfc结构可以以使用电镀的经典方式，或根据本发明提出的方法来创建。注意，关于图3(a)至图8中示出的传感器结构或设备的更多细节可在同一申请人于2020年11月3日提交的共同未决专利申请ep20205330.2中找到，通过引用将其全部并入本文。
[0173]
优选地，imfc 311a-311d(在z方向上)的高度的值的范围是从2.0μm至80μm，或从5μm至60μm，或从10μm至50μm，或从20μm至50μm，或从30μm至80μm，例如，等于约25μm，或等于约30μm，或等于约35μm，或等于约40μm，或等于约45μm；并且优选地，最大横向尺寸(例如，圆柱形状的情况下的直径，或截头圆锥形状情况下的平均直径，或棱柱形状情况下的最大对角线)的值的范围是从2.0μm至80μm，或从5μm至60μm，或从10μm至50μm，或从20μm至50μm，例如，等于约25μm，或等于约30μm，或等于约35μm，或等于约40μm，或等于约45μm。
[0174]
在某些实施例中，高度(h)和所述最大横向尺寸(d)的比率(h/d)为至少25％，或至少30％，或至少40％，或至少50％，或至少60％，或至少75％，或至少90％，或至少100％，或至少110％。这确保了良好的磁增益gz。
[0175]
图4(a)示出了如可通过根据本发明的方法产生的磁传感器结构400(或传感器布置)的示例，包括：环形状的第一磁通量聚集器411，以及布置在环411的周缘附近的两个水平霍尔元件h1、h3；以及第二磁通量聚集器412，第二磁通量聚集器412的形状为具有与第三水平霍尔元件hc的中心对齐的中心轴的圆柱形或棱柱形或截头圆锥形。
[0176]
传感器结构400能够测量和无源地放大定向在x方向的磁场分量bx，并且能够测量和无源地放大定向在z方向的磁场分量bz。环411的高度可以基本上等于、小于或高于截头圆锥形状412的高度。环411可具有约20μm至约30μm(例如，等于约25μm)范围内的高度，以及
约150μm至约250μm(例如，等于约220μm)范围内的外径。圆柱形状、截头圆锥形状或棱柱形状imfc 412的高度可以为约30μm至约60μm范围内的值，且直径(或平均直径或最大对角线)可为约20μm至约40μm范围内的值(例如，等于约30μm)。
[0177]
如将进一步变得清楚的，在两个imfc结构411、412具有相同高度的实施例中，它们二者可以被同时形成，例如二者均通过电镀形成或二者均通过溅射形成。在另一实施例中，环形imfc 411通过电镀形成，而imfc 412通过溅射形成。在另一实施例中，环形imfc 411通过溅射形成，而imfc 412通过电渡形成。在又一实施例中，环形imfc 411和imfc 412的下部分均通过电镀形成，并且imfc 412的上部分通过溅射形成。
[0178]
环形imc 411的高度和中心imc 412的高度相同的实施例的优点在于，所有imc结构可以同时形成。
[0179]
优选地，环411的高度h的值的范围是从2μm至50μm、或从5μm至40μm、或从10μm至30μm、或从15μm至25μm、或从20μm至25μm，例如等于约20μm；并且优选地，环411的外径的值的范围是从100μm至250μm、或从150μm至250μm，或从200μm至250μm，例如，等于约200μm；并且优选地，环411的宽度w的值的范围是从2μm至50μm、或从5μm至40μm、或从10μm至30μm、或从15μm至25μm、或从20μm至25μm范围内的值。宽度w可以等于或大于高度h。
[0180]
中心元件412的优选尺寸与图3中提到的尺寸相同。
[0181]
图4(b)是图4(a)的传感器结构的横截面侧视图。
[0182]
图5示出了如可通过根据本发明的方法产生的图4(a)的磁传感器结构的变体500的透视图，该变体500包括环形集成磁通量聚集器511和四个水平霍尔元件h1-h4，四个水平霍尔元件h1-h4以90
°
的倍数成角度间隔开，位于环511的周缘附近；以及第二磁通量聚集器512，其形状为具有与第五水平霍尔元件hc的中心对齐的中心轴的圆柱形或棱柱形或截头圆锥形。
[0183]
传感器结构500能够测量和无源地放大沿x轴定向的磁场分量bx，并且能够测量和无源地放大沿y方向定向的磁场分量by，并且能够测量和无源地放大沿z轴定向的磁场分量bz。环511的高度可以基本上等于、小于或大于中心imfc 512的高度。
[0184]
与图4中提到的类似，第一和第二imfc 511、512都可以通过电镀形成；或者两者都可以通过溅射形成；或者一个可以通过电镀形成，另一个通过溅射形成；或者环511和第二imfc 512的下部分可以通过电镀形成，然后第二imfc512的上部分可以通过在下部分的顶部上溅射形成。
[0185]
中心元件512的优选尺寸与图3中提到的相同，并且环511的优选尺寸与图4中提到的相同。
[0186]
图6示出了可以通过根据本发明的方法产生的能够测量和无源地放大三个正交磁场分量bx、by、bz的另一个磁传感器结构600的俯视图。
[0187]
该结构600包括中心水平霍尔元件hc和位于中心水平霍尔元件hc上方并与其对齐的第一(例如圆柱形、截头圆锥形或棱柱形状的)imfc 611，并且进一步包括四个水平霍尔元件h1-h4和相对于四个水平霍尔元件径向向外定向的四个细长imfc元件612a-612d，形成所谓的“太阳形状”。
[0188]
与图4中提到的类似，第一imfc 611和第二imfc元件612a-612d都可以通过电镀形成；或者它们都是通过溅射形成的；或者，可以通过电镀形成中心imfc 611，并且可以通过
溅射形成细长imfc元件612a-612d；或者，可以通过电镀形成细长元件612a-612d和中心imfc 611的下部分，此后，可通过在下部分顶部溅射形成中心imfc 611的上部分。
[0189]
优选地，细长元件612a-612d的高度(或厚度)的值的范围是从2μm至50μm、或从5μm至40μm、或从10μm至30μm、或从15μm至25μm、或从20μm至25μm；并且细长元件612a-612d的宽度w的值的范围是从2μm至50μm、或从5μm至40μm、或从10μm至30μm、或从15μm至25μm、或从20μm至25μm范围内的值；并且细长元件612a-612d的长度l的值的范围是从40μm至250μm。优选地，细长元件612a-612d的宽度w等于或大于细长元件的高度
[0190]
中心元件611的优选尺寸与图3中提到的尺寸相同。
[0191]
细长imfc元件612a-612d的高度可以小于、基本上等于或大于中心imfc611的高度。
[0192]
其中中心imc 611的高度和细长imc元件612a-612d的高度相同的实施例的优点在于，所有imc结构可以同时形成。
[0193]
图7示出了磁结构700的俯视图，该磁结构700是图6的磁传感器结构600的变体，也能够测量和无源地放大三个正交磁场分量bx、by、bz，如可通过根据本发明的方法产生的。
[0194]
该结构包括中心水平霍尔元件hc和位于中心水平霍尔元件hc上方并与其对齐的第一(例如圆柱形、截头圆锥形或棱柱形状的)imfc 711，并且进一步包括四个水平霍尔元件h1-h4和相对于四个水平霍尔元件h1-h4径向向内定向的四个细长imfc元件712a-712d。
[0195]
中心imfc 711和细长imfc元件712a-712d可以与图6的方式相同的方式产生。
[0196]
中心imfc 711和细长imfc元件712a-712d可以具有与图6中提到的尺寸相同的尺寸。
[0197]
图8是集成半导体设备800的示意图，该集成半导体设备800包括嵌入在壳体870中的半导体衬底822。壳体进一步可以包括具有细长引线的引线框架(未示出)，引线框架具有从壳体延伸的外部部分(称为“销”)。
[0198]
半导体衬底822包括：第一磁传感器结构(如图8左侧示出)，该第一磁传感器结构包括具有第一形状和第一高度的第一imfc 811，并且进一步包括：第二磁传感器结构(如图8右侧示出)，该第二传感器结构包括第二imfc 812，该第二imfc 812具有第二形状和第二高度，该第二高度可能小于、基本上等于或大于第一高度。第一imfc 811可具有盘或环形状或另一形状。第二imfc812可以具有圆柱形、截头圆锥形或棱柱形状或其他形状。
[0199]
图8的主要目的是示出具有半导体衬底822的半导体设备800的示例，该半导体衬底822包括彼此相邻的不同imfc结构，与图4(a)至图5示出的示例形成对比，其中中心imfc位于环形imfc内部，或者与图6和图7的示例形成对比，其中中心imfc位于细长imfc元件的中心。
[0200]
以上所说的大部分内容在这里加以必要的修改后也是正确的。例如，两种imfc结构811、812都可以通过电镀来产生；或者两种imfc结构811、812都可以通过溅射产生；或者它们中的一者可以通过电镀产生，另一者可以通过溅射产生；或者第一imfc 811和第二imfc 812的下部分可通过电镀产生，而第二imfc 812的上部分可通过溅射产生。
[0201]
图1(a)至图8示出了可以通过现有技术方法或根据本发明的方法产生的imfc结构的几个示例，下面将对其进行描述。然而，应注意本发明不限于这些说明性结构的产生，还适用于根据进一步描述的方法产生的其他结构。
[0202]
图9示出了如本发明所提出的利用至少一个集成磁通量聚集器(imfc)产生半导体衬底的方法900的流程图。方法900至少包括以下步骤：
[0203]
a)提供901具有上表面或顶层的半导体衬底。该上表面或顶层例如可以包括sio2或sin或su-8。
[0204]
b)在上表面中制作902至少有一个空腔。
[0205]
c)溅射903至少一层软磁材料。软磁材料可包括例如以下中的一种或多种：fe、ni、feni、fe基合金、ni基合金、feni基合金、co基合金、金属玻璃、mu金属等。
[0206]
d)去除904位于所述至少一个空腔外部的基本上所有的软磁材料，同时留下位于所述至少一个空腔内部的至少一部分软磁材料。
[0207]
该方法进一步包括提供或生长906牺牲层(例如sio2层或光致抗蚀剂层)的步骤f)。
[0208]
该方法可以进一步包括应用905应力释放层(例如聚合物，例如聚酰亚胺、al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料)的步骤e)，另外参见图11(c)和图12(c)。
[0209]
步骤d)可包括：应用化学和机械抛光(cmp)。
[0210]
步骤d)可包括：应用剥离技术，另外参见图14(d)。
[0211]
步骤b)可包括：应用902光致抗蚀剂层并使用光刻术对该光致抗蚀剂层进行图案化。
[0212]
图10(a)至图14(d)示出了中间半导体结构，其可通过执行图9的方法的部分或全部步骤获得。虽然本发明不限于图10(a)至图14(d)中示出的具体示例以及用于构造这些结构的方法步骤，但这些示例将说明各种方法步骤及其效果。
[0213]
图10(a)示出了半导体衬底1000a，例如半导体晶片或半导体管芯。图10(a)中示出的衬底1000a优选地具有包括至少一个水平霍尔元件1001的有源表面；以及在有源表面顶部的互连堆叠1023(也称为“金属堆叠”)。互连堆叠优选地包括至少4个金属层m1至m4(未明确示出)，m1是最接近水平霍尔元件的金属层。衬底1000a进一步包括顶层1024，例如钝化层，或sio2或sin或光致抗蚀剂层，例如su-8。衬底1000a可以是cmos晶片。当然，在实践中，半导体衬底可能比这里示出的简单示例复杂得多，并且可能包括超过一个水平霍尔元件。
[0214]
图10(b)示出了在上表面中提供空腔1026之后的图10(a)的半导体衬底1000a。空腔例如可以通过蚀刻形成。在示出的示例中，空腔的中心轴与水平霍尔元件1001的中心对齐，例如，当制作如图3(a)至图3(d)示出的imfc时，或当制作如图4(a)至图7示出的中心imfc时，情况就是这样，但这不是绝对需要的。实际上，当构造如图1(a)或图2示出的imfc结构时，空腔1026的外周将位于水平霍尔元件的上方或附近。
[0215]
在图10(b)示出的示例中，空腔1026延伸至互连堆叠1023(也称为“金属堆叠”)的顶部，但这不是绝对需要的。事实上，在一些实施例中，腔1026可以部分延伸到互连堆叠中。该方面未在图10(b)中示出，但在同一申请人于2019年5月24日提交的专利申请ep19176438.0中进行了更详细的解释，通过引用将其整体并入本文(具体地参见其图3、图5和图7以及相应的描述)，以及在同一申请人于2020年11月3日提交的专利申请ep20205330.2中，其也通过引用整体并入本文(具体参见其图13(a)至图13(d)以及相应的描述)。为了理解本发明，知道空腔一般会延伸到起到蚀刻停止的作用的金属层之一。
[0216]
图10(c)示出了在沉积一层或多层的一种或多种材料(包括溅射至少一层软磁材
料)之后的图10(b)的半导体衬底1000b。在图10(c)的具体示例中，软磁材料的单层被溅射，但本发明不限于此(参见例如图11(c)或图13(c))。
[0217]
取决于一个或多个沉积层的高度(或厚度)，以及穿透互连堆叠的深度(如果应用互连堆叠)，沉积在空腔中的材料顶部将延伸到层1024顶部的下方或上方。沉积层的高度可以通过控制溅射参数来确定，包括以本领域已知的方式控制溅射的持续时间。在一些实施例中，一个或多个沉积层的顶部位于低于层1024的顶部、基本上与层1024的顶部齐平或高于层1024的顶部。在图10(c)的具体示例中，空腔不穿透到互连堆叠中，并且沉积层的高度大于层1024的高度，因此，空腔1026内部的沉积材料的顶部位于层1024的顶部之上。
[0218]
图10(d)示出了在去除位于腔体1026外部的全部或至少主要部分软磁材料后图10(c)的半导体衬底1000c。如剪刀符号示意地示出的，去除可以通过化学和机械抛光(cmp)进行。其结果是具有集成磁通量聚集器1027的半导体衬底1000d。
[0219]
其中抛光不会物理接触软磁材料(例如，如果空腔内部沉积层的顶部低于1024层的顶部)是实施例的优点，因为这可以提供改善的磁特性。
[0220]
其中抛光确实与软磁材料物理接触(例如，如果空腔内部沉积层的顶部高于1024层的顶部)是实施例的优点，因为这提供了具有平坦上表面的imfc。
[0221]
可选地，层1024也可以被去除或部分地去除。如果在图10(a)的半导体衬底1000a的顶部应用牺牲层(例如，光致抗蚀剂层)，情况一般是这样。不去除该层1024的优点是imfc 1027在其侧面上被机械地支撑，从而减少imfc1027被随着时间从半导体衬底分离的风险。去除该层1024的优点是imfc 1027不会经历来自侧壁的机械应力，这可能有利于其磁特性(例如饱和、磁滞等)。
[0222]
可选地，可在整个衬底(未示出)上应用(进一步的)保护层，例如sin层。
[0223]
可选地，应力释放层(未示出)，例如连续应力释放层，例如聚合物层，例如聚酰亚胺层，可存在于互连堆叠1023和层1024之间。
[0224]
总之，图10(d)因此示出了包括imfc结构1027的半导体衬底1000d(例如，半导体晶片或半导体管芯)，如可通过b)制作腔获得的；以及通过c)溅射磁材料获得的；以及通过d)采用化学和机械抛光(cmp)获得的。
[0225]
虽然未明确示出，但受益于本发明的熟练读者将知道，可以在多个半导体管芯中切割半导体晶片，这些管芯可以安装在引线框架上，并以已知方式进行过模压，以形成封装设备。取决于在半导体衬底上实现的功能，封装设备例如可以是传感器设备、电流传感器设备、线性位置传感器设备、角度位置传感器设备、接近度传感器设备、接近度开关、微型变压器等，所有这些都是由本发明设想的
[0226]
图11(a)至图11(d)示出了图10(a)至图10(d)的变体，并示出了与根据本发明实施例的另一方法相关联的中间半导体衬底1100a至1100d，该方法是图9的变体。
[0227]
图11(a)-(d)和图10(a)-(d)的半导体衬底之间的主要区别在于也沉积了应力释放层。更具体地说，
[0228]
图11(a)和图11(b)与图10(a)和图10(b)相同。
[0229]
图11(c)示出了在图10(b)的半导体衬底1100b上沉积一层或多层的一种或多种材料后获得的半导体衬底1100c，其中第一(下)层是应力释放层1130，并且其他层中的至少一层是通过溅射沉积的软磁材料。
[0230]
应力释放层1130可以是或可以包括聚合物层或聚酰亚胺层，其可以例如通过旋涂沉积。应力释放层可以是或可以包括al或al合金，其可以例如通过电镀或通过溅射沉积。应力释放层可以是或可以包括aln或al2o3或sio2或ta2o5，或者可以例如通过溅射沉积的al基或si基或ta基材料。
[0231]
应力释放层1130的厚度的范围可以是从约0.5nm至约100nm，或从约0.5nm至约40nm，或从约1.0nm至约40nm，或从约1.0nm至约20nm，或从约1.0nm至约10nm，或从约2.0nm至约20nm，或从约2.0nm至约10nm，或从约2.0nm到约4.0nm的范围内，例如等于约2nm，或等于约3nm，或等于约4nm，或等于约5nm。
[0232]
应用这种应力释放层1130的主要优点是，它减少了软磁材料和半导体材料(例如，主要地si)之间的界面处的机械应力，减少了分层风险，并改善了设备的可靠性和/或寿命。
[0233]
图11(d)示出了在去除位于腔1126外部的软磁材料1125的全部或至少主要部分后，图11(c)的半导体衬底1100c。该去除可通过化学和机械抛光(cmp)完成，如通过剪刀符号示意地示出的。结果是在应力释放材料1130的顶部具有集成磁通量聚集器1127的半导体衬底1100d。
[0234]
与图10(a)至图10(d)的那些类似的几个变体是可能的，单独地或组合地，例如：
[0235]-空腔1126可以部分地延伸到互连堆叠1123中；
[0236]-沉积层(包括应力释放层和软磁材料)的总高度可以小于层1124的高度、基本上等于层1124的高度或大于层1124的高度；
[0237]-可选地，层1124可例如通过蚀刻从衬底1100d去除，
[0238]-可选地，可在衬底1100d上提供(进一步的)保护层或钝化层；
[0239]-可选地，空腔的外周的边缘可以位于至少一个水平霍尔元件的附近，而不是空腔的中心轴；
[0240]
总之，图11(d)因此示出了包括imfc结构1127的获得的半导体衬底1100d，如可通过b)制作空腔；以及通过e)提供应力释放层；以及通过c)溅射磁材料；以及通过d)应用化学和机械抛光(cmp)获得的。
[0241]
图12(a)至图12(d)示出了图11(a)至图11(d)的变体，示出了与根据本发明实施例的另一方法相关联的中间半导体衬底1200a至1200d，该方法是图9的变体。图12(a)-(d)和图11(a)-(d)的半导体衬底之间的主要差异是：
[0242]
(i)图12(a)-(d)的空腔1226具有直壁，该直壁相对于半导体衬底形成不同于90
°
的角度例如在40
°
至85
°
的范围内，如可以例如通过各向异性蚀刻获得；以及
[0243]
(ii)图12(a)-(d)的半导体衬底具有至少两个水平霍尔元件，以及
[0244]
(iii)空腔的边缘(而非空腔中心轴)位于水平霍尔元件附近。
[0245]
差异(ii)和(iii)与彼此相关，但在结构上和功能上与差异(i)无关。
[0246]
图12(d)示出实施例的一个优点是，imfc 1227将经历较少的来自侧壁上材料1224的机械挤压，这有利于其磁特性，同时改善机械连接，因此，由于更大的表面面积而降低了从半导体衬底分离的风险。
[0247]
总之，图12(d)因此示出了包括imfc结构1227的半导体衬底，如可通过b)制作具有倾斜边缘的空腔；以及通过e)提供应力释放层；以及通过c)溅射磁材料；以及通过d)应用化学和机械抛光(cmp)获得的。
[0248]
图13(a)至图13(d)示出了图10(a)至图10(d)的变体，示出了与根据本发明实施例的另一方法相关联的中间半导体衬底1300a至1300d，该方法是图9的变体。
[0249]
图13(a)的半导体衬底1300a和图10(a)的半导体衬底1000a之间的主要差异在于：图13(a)的半导体衬底1300a在其上表面明确地示出钝化层1328。半导体衬底1300a可以是cmos晶片。
[0250]
图13(b)的半导体衬底1300b和图10(b)的半导体衬底1000b之间的主要区别在于：图13(b)的半导体衬底1300b的腔1326部分地延伸到互连层1323中，例如，直到其到达金属层m1-m4之一。在示出的示例中，空腔延伸至金属层m3，该金属层起到蚀刻停止的作用。
[0251]
图13(c)的半导体衬底1300c和图10(c)的半导体衬底1000c之间的主要区别在于施加多个层1331.i、1325.i(其中i是整数)，而不是仅一个层。在示出的具体示例中，n重双层交替层的堆叠被溅射：一层1332.i为应力释放层，另一层1325.i是或包括软磁材料，诸如例如fe或ni或feni或fe基或ni基或feni基，或co基，或mu金属或金属玻璃。部分或全部应力释放层1331.i可以具有约0.5nm至约100nm，或从约1nm至约20nm，或从约2nm至约10nm的厚度，并且可以包括例如al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料，这些材料可以通过溅射应用。部分或全部软磁层1325.i可以具有约从50nm至约1000nm、或从约50nm至约500nm、或从约50nm至约200nm的厚度。如上文提及的，这些溅射层的总堆叠可以例如具有在从2.0μm到80μm的范围内的高度。如果需要，在形成空腔1326之前，可以或需要在步骤a)中的钝化层1328的顶部应用附加层。
[0252]
在实施例中，包括软磁材料层或由软磁材料层组成的部分或全部层的厚度至少为金属层的之一(例如，互连堆叠的金属层(m1-m3或m1-m4)的最薄的或最厚的或平均或中间厚度的)的2.0倍或至少2.5倍，或至少3倍，或至少4倍，或至少5倍，或至少7倍，或至少8倍，或至少10倍。
[0253]
从图13(c)和图13(d)可以看出，如果沉积在空腔1326中的堆叠层的总厚度小于互连堆叠1323内部的穿透深度和钝化层1328及其顶部应用的任何附加层的高度之和，则抛光不会物理接触堆叠层。如上文提及的，这可能是有利于堆叠的磁特性。由于层1327的堆叠具有软磁特性，因此在本文中也称为集成磁通量聚集器“imfc”。
[0254]
图13(d)示出的实施例的优点是：
[0255]
(i)原始钝化层1328保持主要地完好，因此可以可选地省略在衬底上添加另一钝化层，以及
[0256]
(ii)imfc 1327部分地嵌入互连堆叠1323中，这可以提供良好的机械抓地力，从而产生减少的分离的风险，而不会提供太多的来自侧壁的机械压力；
[0257]
(iii)imfc 1327包括多个n重双层交替层，一个是应力释放层，另一个是软磁材料。这提供了两全其美的堆叠，足够灵活以吸收一些机械压力/应力，并且具有良好的磁特性。imfc 1327从而可以包括一个总数量2*n层，n是至少2的整数值，例如在从2到100的范围内，例如在从5到50的范围内，或者在从10到40的范围内，或者在从15到30的范围内，例如等于约20，或者等于约25。
[0258]
总之，图13(d)由此示出了包括imfc结构1327的半导体衬底1300d，其可以通过b)制作延伸到互连堆叠中的腔1326，以及通过c)溅射多个n重双层(一个应力释放层和一个软磁层)，以及通过d)应用化学和机械抛光(cmp)获得。
[0259]
图14(a)至图14(d)示出了图10(a)至图10(d)的变体，示出了与根据本发明实施例的另一方法相关联的中间半导体衬底1,400a至1400d，该方法是图9的变体。
[0260]
图14(a-c)的半导体衬底与图10(a-c)的半导体衬底之间的主要差异在于：图14(a-c)的半导体衬底在其上表面明确显示牺牲层或抗蚀剂层1429。半导体衬底1,400a可以是cmos晶片。
[0261]
与图10(a-d)的中间衬底相关联的方法和与图14(a-d)的中间衬底相关联的方法之间的另一个差异是：图14(d)的半导体衬底1400d通过去除牺牲层或去除抗蚀剂层以及去除其上的溅射材料，通过剥离工艺而不是化学和机械抛光步骤(cmp)来获得。
[0262]
在优选实施例中，空腔中的沉积层的顶部未达到牺牲层或抗蚀剂层的沉积层的底部，这意味着，在优选实施例中，进入互连堆叠(如果应用)的穿透深度和沉积层的高度的总和小于层1429的高度。这减少了沉积在腔1426外部的牺牲层或抗蚀剂层上的材料通过剥离工艺未完全去除的风险。
[0263]
在实施例中，在半导体衬底1400c上执行化学和机械抛光(cmp)步骤，以至少部分地去除空腔外部的一些多余材料，并减少一些多余材料将粘到空腔中软磁材料1427的风险。
[0264]
总之，图14(d)因此示出了包括imfc结构1427的半导体衬底1400d，如可以通过f)提供抗蚀剂层或牺牲层；通过b)制作空腔；以及通过c)溅射磁材料；以及通过d)剥离牺牲层或抗蚀剂层。
[0265]
受益于本发明的本领域的读者将从图10(a)至图14(d)中的示例中理解，通过将一个实施例中示出的特定步骤的特征与其他实施例的步骤相结合，还可以考虑进一步的变体。例如，在所有实施例中，空腔可以或不可以部分地延伸到互连堆叠中；和/或在所有实施例中，空腔的边缘可以倾斜或不倾斜；和/或在所有实施例中，应力释放层可以或可以不作为第一层来应用；和/或在所有实施例中，可溅射单个磁层或可溅射多个至少双层交替层(应力释放层和软磁层)。
[0266]
本发明还提出了一种方法，其中第一imc元件(例如图8的811)以已知方式通过电镀创建，第二imc元件(例如图8的812)使用本发明提出的方法创建。
[0267]
本发明还提出了方法，其中第一imfc元件(例如图8的811)完全(或仅)通过电镀创建，并且第二imfc元件(例如图8的812)部分地通过电镀创建，并且部分地如本发明所建议。更具体地说，在本实施例中，将制作第一半导体晶片，其中第一imfc元件和第二imfc元件的下部分将通过电镀产生，并且将在本发明图9的方法的步骤a)中使用电镀衬底(例如半导体晶片)；然后在步骤f)中，将沉积牺牲层，例如光致抗蚀剂层；以及在步骤b)中，将创建延伸至第二imfc(电镀)下部顶部的空腔；在步骤c)中，通过溅射将附加材料添加到下部分(电镀)部分的顶部上。这种“混合方法”提供的优点是，半导体衬底可以使用具有不同高度的第一和第二imfc元件来生成。注意，与上文所述相同的变体也可以在这里应用，例如，空腔可以具有或不具有斜壁，第二imfc的顶层可以是单层，或者可以包括多个交替层等。
[0268]
为了完整，图15是通过根据本发明的方法产生的集成变压器1500的示意图。已知如何创建包括一个或多个集成线圈的半导体设备，因此不需要在此进一步详细说明。提供图15的附图的主要原因是为了说明软磁芯1511可以通过使用根据本发明的方法在这些线圈内部被实现。不需要更多的细节。
[0269]
各附图仅是示意性而非限制性的。在附图中，出于说明性目的，要素中的一些要素的尺寸可被放大且未按比例绘制。权利要求中的任何附图标记不应被解释为限制范围。在不同的附图中，相同的附图标记指代相同或相似的要素。

技术特征：
1.一种产生半导体衬底(1000d、1100d、1200d、1300d、1400d)的方法(900)，所述半导体衬底包括至少一个集成磁通量聚集器(1027；1127 1227；1327；1427)，所述方法包括以下步骤：a)提供(901)半导体衬底(1000a；1100a；1200a；1300a；1400a)，所述半导体衬底(1000a；1100a；1200a；1300a；1400a)具有上表面；b)在所述上表面中制作(902)至少一个空腔(1026；1126；1226；1326；1426)；c)沉积(903)一层或多层(1331；1325)的一种或多种材料，包括溅射至少一层软磁材料(1025；1125；1225；1325；1425)；d)去除(904)位于所述至少一个空腔(1026；1126；1226；1326；1426)外部的基本上所有的所述软磁材料，同时留下在所述至少一个空腔内部的至少一部分所述软磁材料。2.如权利要求1所述的方法(900)，其中步骤d)包括通过应用化学机械抛光(cmp)去除(904)位于所述至少一个空腔(1026；1126；1226；1326)外部的基本上所有的所述软磁材料。3.如权利要求1所述的方法(900)，其中步骤d)包括通过应用剥离去除(904)位于所述至少一个空腔(1426)外部的基本上所有的所述软磁材料。4.如权利要求1所述的方法(900)，其中步骤b)包括：在所述上表面上应用(902)光致抗蚀剂层，并且对所述光致抗蚀剂层进行图案化。5.如权利要求1所述的方法(900)，其中步骤b)包括：制作(902)所述至少一个空腔(1026；1126；1226；1326；1426)，以使所述至少一个空腔(1026；1126；1226；1326；1426)在垂直于所述半导体衬底(1000a；1100a；1200a；1300a；1400a)的方向(z)上具有预定义的第一高度(h1)；并且其中，步骤c)包括：在垂直于所述半导体衬底的方向(z)上的第二高度(h2)上沉积(903)所述一层或多层；其中，所述第二高度(h2)大于所述第一高度(h1)。6.如权利要求1所述的方法(900)，其中步骤a)包括：提供(901)包括至少一个磁传感器元件和互连堆叠(1323)的半导体衬底(1300a)，所述互连堆叠(1323)包括至少三个或至少四个金属层(m1-m4)；并且其中步骤b)包括：制作(902)所述至少一个空腔(1326)，以使所述至少一个空腔(1326)至少部分地延伸到所述互连堆叠(1326)中。7.如权利要求6所述的方法(900)，其中步骤b)包括：制作(902)所述至少一个空腔(1326)，以使所述至少一个空腔(1326)延伸至所述互连堆叠的所述金属层(m1、m2、m3、m4)之一。8.如权利要求1所述的方法(900)，其中步骤c)包括：沉积(903)聚合物层(1130)或聚酰亚胺，或应力释放层(1331.1)作为所述一层或多层的第一层。9.如权利要求1所述的方法，其中步骤c)包括：在所述软磁材料层(1325.1)正下方提供(903)al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料的至少一个层(1331.1)；和/或其中步骤c)包括：直接在所述软磁材料层(1325.1)的顶部上提供al或aln或al2o3或sio2或ta2o5或al基或si基或ta基材料的至少一个层(1331.2)。10.如权利要求1所述的方法(900)，
其中步骤c)包括：通过重复以下步骤至少两次来形成层的堆叠：i)溅射应力释放层(1331.1)；以及ii)溅射软磁材料层(1325.1)。11.如权利要求1所述的方法(900)，其中步骤b)包括：制作(902)所述至少一个空腔(1226)，所述至少一个空腔(1226)具有倾斜的侧壁，所述侧壁与所述半导体衬底形成不同于90
°
的角度；或者其中步骤b)包括：制作(902)所述至少一个空腔(1226)，所述至少一个空腔(1226)具有圆形或弯曲侧壁。12.如权利要求1所述的方法(900)，其中步骤a)包括：提供(901)包括至少一个或至少两个水平霍尔元件(h1；h3)的半导体衬底；并且其中步骤b)包括：制作(902)所述至少一个空腔(1226)，所述至少一个空腔(1226)在所述至少一个或所述至少两个水平霍尔元件(h1；h3)上方，使得所述空腔(1226)具有外边缘基本上与所述至少一个或所述至少两个水平霍尔元件(h1；h3)的几何中心对齐的形状。13.如权利要求1所述的方法(900)，其中步骤a)包括：提供(901)包括至少一个水平霍尔元件(hc)的半导体衬底；并且其中步骤b)包括：制作(902)所述至少一个空腔，所述至少一个空腔在所述水平霍尔元件(hc)上方，使得所述空腔具有几何中心与所述水平霍尔元件(hc)的几何中心对齐的形状。14.一种集成半导体衬底(1000d；1100d；1200d；1300d)，所述集成半导体衬底(1000d；1100d；1200d；1300d)包括集成磁通量聚集器(1027；1127；1227；1327；1427)，所述集成磁通量聚集器(1027；1127；1227；1327；1427)包括一层或多层的一种或多种材料，并且进一步包括以下特征中的一种或多种：i)互连堆叠(1323)，所述互连堆叠(1323)包括至少三个或至少四个金属层(m1-m4)，并且其中所述集成磁通聚集器(1327)至少部分地延伸到所述互连堆叠中；ii)互连堆叠(1323)，所述互连堆叠(1323)包括至少三个或至少四个金属层(m1-m4)，并且其中所述集成磁通聚集器(1327)延伸至所述互连堆叠的所述金属层(m1-m4)之一；iii)所述软磁材料层(1325.2)正下方的至少一个应力释放层(1331.1)，以及直接在所述软磁材料层(1325.2)的顶部上的至少一个应力释放层(1331.2)；iv)多个双层交替层(1331；1325)，所述双层交替层包括：包括应力释放材料的第一层(1331)和包括软磁材料的第二层(1325)；v)其中，所述集成磁通量聚集器(1227)具有倾斜的侧壁；vi)其中所述集成半导体衬底进一步包括至少一个水平霍尔元件(h1，h3)，并且其中所述集成磁通量聚集器具有外边缘与所述水平霍尔元件(h1，h3)基本对齐的形状；vii)其中所述集成半导体衬底进一步包括至少一个水平霍尔元件(hc)，并且其中集成磁通量聚集器(imfc)具有几何中心与水平霍尔元件(hc)的几何中心基本上对齐的形状；viii)其中所述集成半导体衬底(1100d；1100d；1200d；1300d)包括抛光上表面，或顶部上具有钝化层的抛光表面。
15.一种集成半导体设备(800)，包括如权利要求14所述的集成半导体衬底(822)，以及壳体(870)。

技术总结
本申请公开了具有集成磁通量聚集器的半导体设备及其产生方法。产生包括至少一个集成磁通量聚集器(IMFC)的半导体衬底的方法，包括以下步骤：a)提供具有上表面的半导体衬底；b)在所述上表面中制作至少一个空腔；c)沉积一层或多层的一种或多种材料，包括溅射至少一层软磁材料；d)移除位于所述至少一个空腔外部的基本上所有的软磁材料，同时留下位于所述至少一个空腔内部的至少一部分软磁材料。半导体衬底，包括至少一个集成磁通量聚集器。传感器设备或传感器系统、电流传感器设备或系统、位置传感器设备或系统、接近度传感器设备或系统、集成变压器设备或系统。集成变压器设备或系统。集成变压器设备或系统。


技术研发人员：A
受保护的技术使用者：迈来芯电子科技有限公司
技术研发日：2021.11.19
技术公布日：2022/5/25