半导体器件以及包括半导体器件的图像传感器的制作方法

半导体器件以及包括半导体器件的图像传感器
1.相关申请的交叉引用
2.本技术要求于2020年11月23日在韩国知识产权局递交的韩国专利申请10-2020-0157647的优先权，其全部公开内容通过引用合并于此。
技术领域
3.本发明构思涉及半导体器件及具有该半导体器件的图像传感器。


背景技术：

4.在对半导体器件的高性能、高速度和/或多功能性的需求增加的同时，对半导体器件的高集成度的需求也增加。为了满足对于半导体器件的高集成度的需求，已经积极地进行了具有三维(3d)结构的沟道的半导体器件的开发。例如，随着图像传感器的像素小型化，已经引入了在保持电特性和可靠性的同时具有减小面积的诸如晶体管的半导体器件。


技术实现要素：

5.本发明构思的一个方面在于提供一种半导体器件，尽管其尺寸小却具有优异的电特性和可靠性。
6.本发明构思的一个方面在于提供一种包括半导体器件的图像传感器，尽管该半导体器件的尺寸小却具有优异的电特性和可靠性。
7.根据本发明构思的一个方面，一种半导体器件包括：有源鳍，在衬底上在第一方向上延伸并且包括在位于与所述第一方向相交的第二方向上的两侧开口的凹陷部；源极区和漏极区，分别邻近所述有源鳍的相对端(例如，在其相对端)设置；栅电极，在所述第二方向上横贯所述有源鳍，在所述有源鳍的所述凹陷部的上表面上，并且延伸到邻近所述凹陷部的侧面区域；以及栅绝缘层，在所述有源鳍与所述栅电极之间。在一些实施例中，所述凹陷部可以在所述有源鳍的宽度方向上延伸穿过所述有源鳍。此外，在一些实施例中，所述栅电极可以包括：在所述有源鳍的所述凹陷部中的第一部分和从所述第一部分延伸到所述有源鳍的侧表面上的第二部分。
8.根据本发明构思的另一个方面，一种半导体器件包括：源极区和漏极区，在衬底上并且在第一方向上布置和/或在第一方向上彼此间隔开；有源鳍，在所述第一方向上延伸，将所述源极区和所述漏极区彼此连接，并且包括在与所述第一方向相交的第二方向上开口的凹陷部；器件隔离膜，在所述衬底上并且围绕所述有源鳍、所述源极区和所述漏极区；以及栅结构，在所述第二方向上横贯所述有源鳍并且接触所述有源鳍的所述凹陷部的上表面和邻近所述凹陷部的侧面区域。在一些实施例中，所述凹陷部可以在所述有源鳍的宽度方向上延伸穿过所述有源鳍。
9.根据本发明构思的另一个方面，一种半导体器件包括：彼此间隔开的第一杂质区至第三杂质区；第一有源鳍，连接所述第一杂质区和第二杂质区并且包括两侧开口的第一凹陷部；第二有源鳍，连接所述第一杂质区和所述第三杂质区并且包括两侧开口的第二凹
陷部；第一栅电极，横贯所述第一有源鳍，在所述第一有源鳍的所述第一凹陷部的上表面上，并且延伸到邻近所述第一凹陷部的侧面区域；第一栅绝缘层，在所述第一有源鳍与所述第一栅电极之间；第二栅电极，横贯所述第二有源鳍，在所述第二有源鳍的所述第二凹陷部的上表面上，并且延伸到邻近所述第二凹陷部的侧面区域；以及第二栅绝缘层，在所述第二有源鳍与所述第二栅电极之间。在一些实施例中，所述第一凹陷部可以在所述第一有源鳍的宽度方向上延伸穿过所述第一有源鳍，并且所述第二凹陷部可以在所述第二有源鳍的宽度方向上延伸穿过所述第二有源鳍。
10.根据本发明构思的一个方面，一种图像传感器包括：衬底，包括第一表面和与所述第一表面相对的第二表面；光电变换部，在所述衬底中并且配置为响应于入射在所述第一表面上的光而生成电荷；以及多个晶体管，在所述衬底的所述第二表面上并且配置为根据由所述光电变换部生成的电荷输出电信号，其中，所述多个晶体管中的至少一个包括：有源鳍，在所述衬底的所述第二表面上在第一方向上纵向延伸并且包括在位于与所述第一方向相交的第二方向上的两侧开口的凹陷部；源极区和漏极区，分别邻近所述有源鳍的相对端(例如，在其相对端)；栅电极，在所述第二方向上横贯所述有源鳍，在所述有源鳍的所述凹陷部的上表面上，并且延伸到邻近所述凹陷部的侧面区域；以及栅绝缘层，在所述有源鳍与所述栅电极之间。
附图说明
11.通过结合附图进行的以下详细描述，将更清楚地理解本发明构思的上述和其他方面、特征和优点。
12.图1是示出根据本发明构思的示例实施例的半导体器件的平面图。
13.图2a至图2c是分别沿线x1-x1’、x2-x2’和y-y’截取的图1的半导体器件的截面图。
14.图3是图1的半导体器件的示意透视图。
15.图4a、图5a、图6a、图7a和图8a是示出制造根据本发明构思的示例实施例的半导体器件的方法的平面图。
16.图4b、图5b、图6b、图7b和图8b是沿x方向截取的对应于图4a、图5a、图6a、图7a和图8a的截面图。
17.图4c、图5c、图6c、图7c和图8c是沿y方向截取的对应于图4a、图5a、图6a、图7a和图8a的截面图。
18.图9是示出根据本发明构思的示例实施例的半导体器件的平面图。
19.图10a和图10b是分别沿线x-x’和y-y’截取的图9的半导体器件的截面图。
20.图11a和图11b是示出制造根据本发明构思的示例实施例的半导体器件的方法的平面图。
21.图12是图11b中的有源鳍的截面图。
22.图13是示意性地示出根据本发明构思的示例实施例的图像传感器的框图。
23.图14是沿线d-d’截取的图13的图像传感器的截面图。
具体实施方式
24.在下文中，将参考附图详细描述本发明构思的示例实施例。
25.图1是示出根据本发明构思的示例实施例的半导体器件的平面图，并且图2a至图2c是分别沿线x1-x1’、x2-x2’和y-y’截取的图1的半导体器件的截面图。
26.参考图1以及图2a至图2c，根据本示例实施例的半导体器件100包括：衬底101，具有有源区105；有源鳍110，设置在有源区105中并且在第一方向(例如，x方向)上延伸；以及源极区120a和漏极区120b，分别在有源鳍110的相对端设置在有源区105中。半导体器件100还可以包括：栅结构150，在基本垂直于第一方向的第二方向(例如，y方向)上延伸，与有源鳍110交叉。如本文所使用的“元件a在方向x上延伸”(或类似文字)可以表示元件a在方向x上纵向延伸。x方向可以是有源鳍110的长度方向，并且y方向可以是有源鳍110的宽度方向。
27.衬底101可以包括iv族半导体(例如，si或ge)、iv-iv族化合物半导体(例如，sige或sic)、或iii-v族化合物半导体(例如，gaas、inas或inp)。衬底101包括有源区105。有源区105可以是导电区，例如掺杂有杂质的阱或掺杂有杂质的结构。例如，有源区105可以是用于pmos晶体管的n型阱或用于nmos晶体管的p型阱。器件隔离膜131限定具有源极区120a和漏极区120b以及有源鳍110的有源区105。例如，器件隔离膜131可以包括诸如氧化硅的绝缘材料。
28.有源鳍110可以设置在源极区120a和漏极区120b之间以连接源极区120a和漏极区120b。在本示例实施例中，有源鳍110可以具有比位于有源鳍110的两侧的有源区105高的结构。有源鳍110可以包括上表面与源极区120a和漏极区120b的上表面基本共面的部分。本示例实施例中采用的有源鳍110可以具有通过部分地蚀刻具有平坦上表面的有源区105(参见图5a至图5c)所获得的结构。
29.在本示例实施例中，源极区120a和漏极区120b可以具有以高浓度掺杂的杂质区。源极区120a和漏极区120b可以掺杂有具有与有源区105(即，有源鳍)的杂质的导电类型相同的导电类型的杂质。在一些示例实施例中，源极区120a和漏极区120b可以包括通过选择性外延生长(seg)所获得的外延层。例如，源极区120a/漏极区120b可以在有源鳍110中形成附加的凹陷部之后通过选择性外延生长而形成。
30.有源鳍110可以具有在位于第二方向(例如，y方向)上的有源鳍110的两侧开口的凹陷部r。凹陷部r可以在有源鳍110的宽度方向上延伸穿过有源鳍110，该宽度方向在一些实施例中是如图2c所示的第二方向(例如，y方向)。如图2a所示，在沿第一方向(例如，x方向)的截面中，有源鳍110的凹陷部r可以具有u形状。凹陷部r的深度b与凹陷部r在第一方向(例如，x方向)上的上宽度a的比可以在0.5∶1至2∶1的范围内，但是本发明构思不限于此。例如，凹陷部r的深度b可以在100至的范围内。在一些示例实施例中，凹陷部r的深度b可以在500至的范围内。
31.栅结构150可以在基本垂直于第一方向(例如，x方向)的第二方向(例如，y方向)上延伸，以横贯有源鳍110的部分区域。栅结构150可以包括栅绝缘层151、栅电极155和栅间隔物157。栅电极155可以设置在有源鳍110的凹陷部r的表面上。此外，栅电极155可以具有部分155s，该部分155s延伸到有源鳍110的与凹陷部r邻近的侧面区域110s上。例如，栅电极155可以包括多晶硅、tin、tan、w、wcn或其组合。栅结构150的包括栅电极155的部分155s在内的部分可以覆盖有源鳍110的侧面区域110s。在一些实施例中，栅结构150的包括栅电极155的部分155s在内的部分可以如图2c所示地接触有源鳍110的侧面区域110s。
32.如上所述，不仅有源鳍110的凹陷部r的表面而且有源鳍110的邻近凹陷部r的侧面区域110s都可以设置为延伸的沟道区。
33.图3是图1的半导体器件的示意透视图。在图3中，为了示出本示例实施例中采用的有源鳍110的结构，从视图中省略了栅结构150。在其中不形成凹陷部r的有源鳍110具有第一方向上的“lo”的沟道长度，而在其中形成凹陷部r的有源鳍110具有沿凹陷部r的表面延伸的沟道长度le。此外，在其中不形成凹陷部的有源鳍的沟道宽度是wc，而本示例实施例中采用的有源鳍110可以具有延伸到位于与凹陷部r邻近的两侧上的部分区域110s的沟道宽度we。沟道宽度we的展宽可以由器件隔离膜131限定。例如，该沟道宽度可以在有源鳍110中形成凹陷部r的工艺之后通过对器件隔离膜131进行附加的选择性蚀刻而展宽(参见图6a至图6c)。
34.如图2b所示，邻近凹陷部r的侧面区域110s可以设置有与凹陷部r的截面形状类似的u形状。例如，邻近凹陷部r的侧面区域110s的宽度d1和d2可以是或更大。在邻近凹陷部r的侧面区域110s中，与凹陷部r的下端邻近的部分的宽度d1可以大于与凹陷部r的上端邻近的部分的宽度d2。
35.在本示例实施例中，栅电极155可以具有部分155e，该部分155e延伸到有源鳍110的与凹陷部r邻近的上表面区域110t上。栅电极155的部分155e可以覆盖有源鳍110的与凹陷部r邻近的上表面区域110t。如图2a所示，栅电极155可以具有基本上t形状的结构。
36.栅绝缘层151可以设置在有源鳍110与栅电极155之间。在本示例实施例中，栅绝缘层151可以具有部分151e，该部分151e延伸到源极区120a/漏极区120b的部分区域上并且延伸到器件隔离膜131。栅绝缘层151可以由单个介电层形成或者可以包括多个介电层。
37.在一些示例实施例中，栅绝缘层151可以包括第一栅绝缘层和设置在第一栅绝缘层上的第二栅绝缘层。例如，第一栅绝缘层可以包括氧化硅。例如，第二栅绝缘层可以包括高k材料。在一些示例实施例中，第二栅绝缘层可以包括氧化铪、氧化铪硅、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽钪铅、铅铌酸铅锌或其组合。
38.栅间隔物157可以设置在栅电极155的侧面。例如，栅间隔物157可以包括氧化硅、氮化硅、氮氧化硅、碳氮化硅、碳氮氧化硅或其组合。在一些示例实施例中，栅间隔物157可以包括由不同材料形成的多个层。
39.根据本示例实施例的半导体器件100可以包括层间绝缘部132以及第一接触至第三接触190a、190b和190c。层间绝缘部132可以设置在器件隔离膜131上，以覆盖源极区120a/漏极区120b以及栅结构150。第一接触190a和第二接触190b可以通过层间绝缘部132分别连接到源极区120a和漏极区120b，类似地，第三接触190c可以通过层间绝缘部连接到栅电极155。例如，层间绝缘部132可以包括氮化硅、氧化硅或氮氧化硅。在一些示例实施例中，层间绝缘部132可以是原硅酸四乙酯(teos)、未掺杂的硅玻璃(usg)、磷硅玻璃(psg)、硼硅玻璃(bsg)、硼磷硅玻璃(bpsg)、氟化硅酸盐玻璃(fsg)、旋涂玻璃(sog)、东燃硅氮烷(tosz)或其组合。层间绝缘部132可以使用化学气相沉积(cvd)或旋涂来形成。
40.在本示例实施例中，第一接触至第三接触190a、190b和190c可以包括导电阻挡物和设置在导电阻挡物上的接触插塞。在一些示例实施例中，导电阻挡物可以是导电金属氮化物膜。例如，导电阻挡物可以包括tin、tan、aln、wn及其组合。例如，接触插塞可以包括钨
(w)、钴(co)、钛(ti)、其合金或其组合。
41.图4a、图5a、图6a、图7a和图8a是示出制造根据本发明构思的一些示例实施例的半导体器件的方法的平面图。图4b、图5b、图6b、图7b和图8b是沿x方向截取的对应于图4a、图5a、图6a、图7a和图8a的截面图，并且图4c、图5c、图6c、图7c和图8c是沿y方向截取的对应于图4a至图8a的截面图。根据本示例实施例的制造半导体器件的方法可以被理解为制造图1至图2c所示的半导体器件的方法。
42.首先，参考图4a至图4c，制备具有有源区105的衬底101，其中有源区105具有有源鳍110和围绕有源鳍110的器件隔离膜131。
43.有源鳍110可以在第一方向(例如，x方向)上延伸。有源鳍110在第二方向(例如，y方向)上的宽度可以比位于有源鳍110的两端的有源区105的宽度窄。位于有源鳍110的两端的有源区105可以在以下工艺中设置为源极区和漏极区。在本示例实施例中，有源鳍110可以是通过蚀刻有源区105所获得的结构。有源鳍110可以具有与用于源极区和漏极区的有源区105的上表面基本共面的上表面。有源区105可以是p型或n型杂质区。
44.器件隔离膜131可以形成为围绕有源鳍110以限定有源鳍110。在这个步骤中，器件隔离膜131可以具有与具有有源鳍110的有源区105的上表面基本共面的上表面。虽然在本示例实施例中未示出，但是器件隔离膜131可以限定有源区105。在一些示例实施例中，器件隔离膜131可以包括限定有源鳍110的浅沟槽隔离(sti)区和限定有源区105的深沟槽隔离(dti)区。器件隔离膜131可以包括诸如氧化硅的绝缘材料。例如，器件隔离膜131可以是teos、usg、psg、bsg、bpsg、fsg、sog、tosz或其组合。
45.接着，参考图5a至图5c，可以形成具有限定凹陷部r的开口o的掩模图案pm，并且可以使用掩模图案pm在有源鳍110中形成凹陷部r。
46.在这个工艺中，可以将掩模图案pm的开口o形成为：除了有源鳍110中要形成凹陷部r的部分区域之外，还暴露器件隔离膜131的与其邻近的部分区域。参考图5a，开口o具有在第二方向(例如，y方向)上横贯有源鳍110的部分区域的形状(例如，矩形)，以打开器件隔离膜131的与有源鳍110的在第二方向上的两侧邻近的部分区域。
47.在使用掩模图案pm进行选择性的蚀刻之后，有源鳍110可以具有在位于第二方向(例如，y方向)上的有源鳍110的两侧开口的凹陷部r。凹陷部r可以在有源鳍110的宽度方向上延伸穿过有源鳍110，该宽度方向在一些实施例中是第二方向(例如，y方向)，如图5c所示。在沿第一方向(例如，x方向)的截面(参见图5b)中，有源鳍110的凹陷部r可以具有u形状。器件隔离膜131的与有源鳍110的在第二方向上的两侧邻近的部分区域也可以被去除，以形成初步凹陷区ea’(参见图5c)。
48.接着，参考图6a至图6c，在器件隔离膜131中形成的凹陷区ea可以使用选择性蚀刻进行展宽。
49.在这个工艺中，可以使用对于有源鳍110的材料具有高选择性的蚀刻工艺，另外对在前一工艺中获得的器件隔离膜131的初步凹陷区ea’进行蚀刻。在该选择性蚀刻工艺中，器件隔离膜131的凹陷区ea可以被展宽，以另外暴露有源鳍110的两个侧面区域110s。如图8b和图8c所示，有源鳍110的暴露的侧面区域110s被另外定位为邻近有源鳍110的凹陷部r，并且可以与凹陷部r的上表面连续地设置。在沿第一方向(例如，x方向)的截面(参见图8b)中，有源鳍110的暴露的侧面区域110s可以具有与凹陷部r的形状类似的u形状。以这种方
式，有源鳍110的暴露的侧面区域110s可以与有源鳍110的凹陷部r的上表面一起被设置为延伸的沟道区。为了充分展宽沟道宽度，另外暴露的侧面区域110s可以具有或更大的宽度。在暴露的侧面区域110s中，与凹陷部r的下端邻近的部分的宽度可以大于与凹陷部r的上端邻近的部分的宽度。
50.接着，参考图7a至图7c，可以将栅绝缘层151形成为覆盖暴露的有源鳍110的表面。
51.在这个工艺中，栅绝缘层151可以在有源鳍110的暴露的表面上——即在有源鳍110的凹陷部r的表面和暴露的侧面区域110s上共形地形成。在本示例实施例中，栅绝缘层151可以具有延伸到源极区120a/漏极区120b的部分区域上并延伸到器件隔离膜131上的部分151e，并且可以具有延伸到暴露的侧面区域110s上的部分151s。栅绝缘层151可以由物理气相沉积(pvd)、化学气相沉积(cvd)和/或原子层沉积(ald)来形成。如本文所用，术语“和/或”包括关联列出的项目中的一个或更多个项目的任意和所有组合。
52.在本示例实施例中，栅绝缘层151可以包括第一栅绝缘层和设置在第一栅绝缘层上的第二栅绝缘层。例如，第一栅绝缘层可以包括氧化硅。例如，第二栅绝缘层可以包括高k材料。在一些示例实施例中，第二栅绝缘层可以包括氧化铪、氧化铪硅、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽钪铅、铅铌酸铅锌或其组合。
53.接着，参考图8a至图8c，可以在栅绝缘层151的位于有源鳍110的区域处形成栅电极155。
54.此外，栅电极155可以在第二方向(例如，y方向)上延伸，同时部分地覆盖包括有源鳍110的凹陷部r在内的区域。栅电极155可以设置在有源鳍110的凹陷部r的表面上，并且延伸到有源鳍110的与凹陷部r邻近的侧面区域110s上。例如，栅电极155可以包括多晶硅、tin、tan、w、wcn或其组合。栅电极155可以具有在与有源鳍110的凹陷部r邻近的上表面上的延伸部。本示例实施例中采用的栅电极155可以在图8b所示的截面中具有基本上t形状。
55.可以使用以下工艺(例如，离子注入和扩散工艺/栅间隔物形成工艺)形成源极区和漏极区(图1、图2a和图2b的120a和120b)。在一些示例实施例中，可以在栅电极155的两侧在有源区105中形成低浓度杂质区。例如，在pmos晶体管的情况下，低浓度杂质区可以掺杂有p型杂质，例如硼(b)。低浓度杂质区的部分区域可能由于杂质扩散而延伸到栅电极155下方。在栅电极155的侧壁上形成栅间隔物157之后，可以在低浓度杂质区中形成高浓度杂质区。例如，可以通过使用离子注入工艺注入p型杂质(例如，硼(b))来形成高浓度杂质区。接着，在形成层间绝缘部132之后，可以形成通过层间绝缘部132连接到源极区120a和漏极区120b的第一接触190a和第二接触190b以及通过层间绝缘部132连接到栅电极155的第三接触190c(参见图2a至图2c)。
56.图9是示出根据本发明构思的示例实施例的半导体器件的平面图，并且图10a和图10b是沿线x-x’和y-y’截取的图9的半导体器件的截面图。
57.参考图9、图10a和图10b，根据本示例实施例的半导体器件100a可以具有在其中两个晶体管共享源极区或漏极区的结构。可以将每个晶体管理解为具有与图1以及图2a至图2c所示的示例实施例类似的结构，并且除非另外说明，否则图1以及图2a至图2c所示的示例实施例的描述可以与本示例实施例的描述组合。
58.根据本示例实施例的半导体器件100a包括：有源区105中设置为彼此间隔开的第
一高浓度杂质区至第三高浓度杂质区120a、120b1和120b2；连接第一高浓度杂质区120a和第二高浓度杂质区120b1的第一有源鳍110a；以及连接第一高浓度杂质区120a和第三高浓度杂质区120b2的第二有源鳍110b。
59.第一高浓度杂质区120a可以设置为由第一晶体管和第二晶体管共享的源极区，并且第二高浓度杂质区120b1和第三高浓度杂质区120b2可以分别设置为第一晶体管的漏极区和第二晶体管的漏极区。
60.第一有源鳍110a可以具有在自身两侧开口的第一凹陷部r1。第一凹陷部r1可以在第一有源鳍110a的宽度方向上延伸穿过第一有源鳍110a，该宽度方向在一些实施例中是第二方向(例如，y方向)。类似地，第二有源鳍110b可以具有在自身两侧开口的第二凹陷部r2。第二凹陷部r2可以在第二有源鳍110b的宽度方向上延伸穿过第二有源鳍110b，该宽度方向在一些实施例中是如图10b所示的第二方向(例如，y方向)。如图10a所示，第一凹陷部r1和第二凹陷部r2可以均具有u形状。
61.第一栅电极155a和第二栅电极155b可以分别设置在第一凹陷部r1和第二凹陷部r2中，并且延伸为横贯第一有源鳍110a和第二有源鳍110b。此外，第一栅电极155a和第二栅电极155b可以分别延伸到邻近第一凹陷部r1和第二凹陷部r2的侧面区域110s上。第一栅绝缘层151a可以设置在第一有源鳍110a与第一栅电极155a之间，类似地，第二栅绝缘层151b可以设置在第二有源鳍110b与第二栅电极155b之间。
62.因此，可以设置不仅延伸到第一有源鳍110a的第一凹陷部r1和第二有源鳍110b的第二凹陷部r2的表面还延伸到第一有源鳍110a和第二有源鳍110b的与第一凹陷部r1和第二凹陷部r2邻近的侧面区域110s的沟道区。
63.在本示例实施例中，将第一栅电极155a和第二栅电极155b示出为由桥栅电极155c互连，但是本发明构思不限于此。例如，没有桥栅电极155c，第一栅电极155a和第二栅电极155b可以分成单独的栅电极。虽然分成了单独的栅电极，但是在一些示例实施例中，第一栅电极155a和第二栅电极155b可以由后侧布线结构互连。
64.图11a和图11b是示出制造根据本发明构思的示例实施例的半导体器件的方法的平面图，并且图12是图11b中形成的有源鳍的截面图。
65.根据本示例实施例的半导体器件100b可以被理解为具有与图1至图3所示的半导体器件100的结构类似的结构，但是形成凹陷部r’的方向相对于有源鳍110延伸的方向倾斜。除非另外说明，否则可以参考图1至图3所示的半导体器件100的相同或相似组件的描述来理解本示例实施例的组件。
66.首先，参考图11a和图11b，类似于图4a和图4b，可以制备具有有源区105的衬底101，有源区105具有有源鳍110和围绕有源鳍110的器件隔离膜131，并且可以使用具有限定凹陷部r’的开口o’的掩模图案pm在有源鳍110处形成凹陷部r’。
67.与先前示例实施例不同，掩模图案pm的开口o’设置为相对于有源鳍延伸的方向——即第一方向(例如，x方向)倾斜，而不是与其垂直，并且通过开口o’形成的凹陷部r’的内侧表面rs可以在平面图中具有倾斜的表面。本示例实施例中采用的倾斜的凹陷部r’可以将沟道区的表面设置为与先前示例实施例的晶面不同的晶面(crystal plane)。因此，可以使用从平面图角度的凹陷部r’的倾角θ(参见图11b)来选择有源鳍110的要设置为沟道区的内侧表面rs的晶面。例如，在衬底101是硅衬底的情况下，可以引入倾斜的凹陷部r’以选
择具有较少缺陷的晶面，例如(100)平面。
68.图13是示意性地示出根据本发明构思的示例实施例的图像传感器的框图。
69.参考图13，根据本示例实施例的图像传感器1000可以包括像素阵列200、行驱动器400和信号读取器500。行驱动器400和信号读取器500可以配置为由控制器300驱动。
70.像素阵列200可以包括以矩阵形式在行方向和列方向上布置的多个像素px。像素px中的每一个可以包括对应的光电变换器件pd。例如，光电变换器件pd可以是光电二极管。多个像素px可以吸收光以生成电荷，并且可以向信号读取器500提供根据生成的电荷的电信号(例如，输出电压)。
71.多个像素px可以包括传输晶体管tx、以及逻辑晶体管rx、sx和dx、以及光电变换器件pd。这里，逻辑晶体管可以包括复位晶体管(rx)、选择晶体管(sx)和驱动晶体管或源极跟随晶体管(dx)。在本示例实施例中，前述晶体管中的至少一个可以实现为根据上述示例实施例的半导体器件100和100b。
72.传输晶体管tx、复位晶体管rx和选择晶体管sx的栅电极可以分别连接到驱动信号线tg、rg和sg。传输晶体管tx可以连接到光电变换器件pd。在一些示例实施例中，两个或更多个邻近的传输晶体管tx可以共享浮置扩散区(fd)(或电荷检测节点)。光电变换器件pd可以生成和累积与从外部入射的光量成比例的光电荷。在一些示例实施例中，除了光电二极管之外，光电变换器件pd还可以实现为光电晶体管、光电门、钉扎光电二极管(ppd)及其组合。
73.传输晶体管tx向电荷检测节点fd(即，浮置扩散区)传输在光电变换器件pd中累积的电荷。可以将彼此互补的信号施加于传输栅极tg。可以根据电荷检测节点fd中累积的光电荷的量来控制驱动晶体管dx。复位晶体管rx可以周期性地复位在电荷检测节点fd中累积的电荷。具体地，复位晶体管rx的漏电极连接到浮置扩散区fd，并且源电极连接到电源电压vdd。当复位晶体管rx导通时，连接到复位晶体管rx的源电极的电源电压vdd被传输到浮置扩散区fd。因此，当复位晶体管rx导通时，在浮置扩散区fd中累积的电荷被放电，以使浮置扩散区fd复位。驱动晶体管dx与位于单位像素px外部的恒流源(未示出)组合以用作源极跟随缓冲放大器，放大浮置扩散区fd中的电势变化，并且将其输出到输出线vout。选择晶体管sx可以选择要以行为单位读取的单位像素px。当选择晶体管sx导通时，输出到驱动晶体管dx的漏电极的电信号可以传输到选择晶体管sx的漏电极。
74.像素阵列200的操作(例如，吸收光以累积电荷，暂时存储累积的电荷，以及根据存储的电荷输出电信号)通过行驱动器400来控制。行驱动器400可以生成控制信号rss、txs和selss，并且分别向多个像素px的驱动信号线tg、rg和sg提供所生成的控制信号rss、txs和selss，以控制像素阵列200。行驱动器400可以确定用于多个像素px的复位控制信号rss、传输控制信号txs和选择信号selss的激活和去激活定时。
75.信号读取器500可以包括相关双采样器(cds)510、模数转换器(adc)530和缓冲器550。cds 510可以采样和保持从像素阵列200提供的输出电压。cds 510可以对特定的噪声电平和根据生成的输出电压的电平进行双采样，并且输出与它们之间的差相对应的电平。此外，cds 510可以接收由斜坡信号生成器570生成的斜坡信号，比较信号，并且输出比较结果。adc 530可以将与从cds 510接收的电平相对应的模拟信号转换为数字信号。缓冲器550可以锁存数字信号，并且锁存的信号可以通过信号处理单元600顺序地向外部输出。
76.信号处理单元600可以对接收的多个像素px的数据执行信号处理。为了图像质量改善，信号处理单元600可以对各种图像信号进行处理，例如降噪处理、增益调整、波形整形处理、滤色器阵列插值、白平衡处理、伽马校正、边缘增强处理等。此外，当执行相位差自动对焦时，信号处理单元600可以使用多个像素px的信息执行相位差操作。在本示例实施例中，将信号处理单元600示出为实现为图像传感器1000的一部分(例如，逻辑电路单元)，但是信号处理单元600也可以实现为在外部单独提供的外部处理器(未示出)。
77.图14是沿线d-d’截取的图13的图像传感器1000的截面图。
78.参考图14，图像传感器1000可以包括第一芯片200_1和第二芯片200_2。第一芯片200_1可以是在其中布置多个像素px的图像传感器芯片，并且第二芯片200_2可以是逻辑半导体芯片。在本公开中，仅第一芯片200_1可以被称为“图像传感器”。
79.第一芯片200_1可以包括：第一衬底210，具有彼此相对设置的第一表面210a和第二表面210b；以及第一布线结构220，设置在第一衬底210的第一表面210a上。例如，第一衬底210可以包括iv族半导体(例如，si或ge)、iv-iv族化合物半导体(例如，sige或sic)、或iii-v族化合物半导体(例如，gaas、inas或inp)。
80.第一衬底210可以包括：限定像素px的器件隔离图案dti、以及设置在每个像素px中的光电变换器件pd。例如，光电变换器件pd可以生成和累积与从第一衬底210的第二表面210b入射的光的量成比例的电荷。第一光电变换器件pd可以形成在第一衬底210内部。例如，除了光电二极管之外，光电变换器件pd还可以实现为光电晶体管、光电门、钉扎光电二极管(ppd)及其组合。在一些实施例中，光电变换器件pd可以是光电晶体管、光电门、ppd和/或光电二极管。
81.第一衬底210可以包括：与光电变换器件pd一起设置在第一表面210a上以限定有源区的器件隔离部213；设置在有源区中的传输栅极tg和浮置扩散区fd；以及形成在有源区中的第一单独器件216。传输栅极tg可以具有从第一衬底210的有源区的表面(即，从第一表面210a)延伸到第一衬底210中的竖直晶体管栅结构，并且浮置扩散区fd可以邻近传输栅极tg形成在有源区中。包括传输栅极tg的晶体管也被称为连接到光电变换器件pd的传输晶体管(例如，图13中的tx)。第一单独器件216可以包括具有设置为源极/漏极的杂质区216a和栅结构216b的晶体管。晶体管216可以包括复位晶体管、选择晶体管和/或源极跟随晶体管。
82.如上所述，设置在第一衬底210的第一表面210a上的各种晶体管可以根据由光电变换器件pd生成的电荷输出电信号。这些各种晶体管中的至少一个可以实现为在之前的示例实施例中描述的半导体器件100和100b。
83.第一布线结构220可以包括第一绝缘层221和形成在第一绝缘层221中并且连接到第一单独器件216的第一多层布线225。第一多层布线225可以包括设置在不同高度水平的多个布线层、以及电连接多个布线层和/或第一单独器件216的过孔(via)。
84.第二芯片200_2包括第二衬底240和设置在第二衬底240上的第二布线结构230。例如，类似于第一衬底210，第二衬底240可以包括iv族半导体(例如，si或ge)、iv-iv族化合物半导体(例如，sige或sic)、或iii-v族化合物半导体(例如，gaas、inas或inp)。第二衬底240包括限定有源区的器件隔离部243和形成在有源区上的第二单独器件246。第二单独器件246可以是用于图像处理的逻辑电路，并且可以是例如具有设置为源极/漏极的杂质区246a和栅结构246b的晶体管器件。第二布线结构230可以包括第二绝缘层231和形成在第二绝缘
层231中并且连接到第二单独器件246的第二多层布线235。第二多层布线235可以包括设置在不同高度水平的多个布线层、以及电连接多个布线层和/或第二单独器件246的过孔。
85.根据本示例实施例的图像传感器1000可以包括顺序设置在第一衬底210的第二表面210b上的绝缘层251、滤色器cf和微透镜ml。绝缘层251可以形成为在衬底210的第二表面210b与滤色器cf之间覆盖第一衬底210的第二表面210b。绝缘层251可以包括抗反射层。在一些示例实施例中，绝缘层251可以另外包括平坦化层。例如，绝缘层251可以包括至少一个或两个或更多个氧化铝、氧化铪、氧化硅和氮化硅的层。
86.光阻挡图案255可以设置在绝缘层251上以限定像素px。光阻挡图案255可以与器件隔离图案dti竖直地重叠。光阻挡图案255可以设置为不与每个像素px中的光电变换器件pd竖直地重叠。例如，光阻挡图案255可以包括诸如钨的金属。
87.滤色器cf可以分别设置在由光阻挡图案255限定的用以提供像素px的区域中，以进行图像感测。滤色器cf可以包括蓝色(b)滤色器、绿色(g)滤色器和红色(r)滤色器。在本示例实施例中，滤色器cf可以分别与设置在一个像素px中的一个光电变换器件pd竖直地重叠。滤色器cf可以使具有彼此不同的特定波长的光在设置在其下方的光电变换器件pd中从具有特定波长的光生成电荷。滤色器cf可以采用拜尔型图案布置。拜尔型图案可以布置为使人眼对其反应最敏感的绿色(g)滤色器cf是所有滤色器的一半。
88.如上所述，即使用于实现用于生成和处理图像信号的电路的晶体管的面积由于图像传感器1000中的像素尺寸sp的减小而减小，由于沟道宽度和沟道长度两者通过在有源鳍中引入u形状的凹陷部而得以扩展，也由此形成了确保优异特性(例如，噪声特性)的晶体管。
89.根据本示例实施例，通过对有源鳍引入凹陷结构，尽管器件面积减小，但是沟道宽度和沟道长度两者也可以扩展，由此可以提供能够确保优异电特性和可靠性的半导体器件。特别地，可以在由于像素尺寸的减小而需要减小晶体管器件的面积的图像传感器中有利地使用所述半导体器件。
90.虽然以上已经示出并描述了示例实施例，但是本领域技术人员应清楚，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和改变。

技术特征：
1.一种半导体器件，包括：有源鳍，在第一方向上纵向延伸并且包括在所述有源鳍的宽度方向上延伸穿过所述有源鳍的凹陷部；源极区和漏极区，分别邻近所述有源鳍的相对端；栅电极，在第二方向上横贯所述有源鳍，所述栅电极包括位于所述有源鳍的所述凹陷部中的第一部分和从所述第一部分延伸到所述有源鳍的侧表面上的第二部分；以及栅绝缘层，在所述有源鳍与所述栅电极之间。2.根据权利要求1所述的半导体器件，其中，所述有源鳍的所述凹陷部在沿所述第一方向的截面中具有u形状。3.根据权利要求2所述的半导体器件，其中，所述有源鳍的所述侧表面包括所述栅电极的所述第二部分延伸到的部分，并且所述有源鳍的所述侧表面的该部分具有u形状。4.根据权利要求1所述的半导体器件，其中，所述凹陷部的深度与所述凹陷部的上端在所述第一方向上的宽度的比在从0.5∶1至2∶1的范围内。5.根据权利要求1所述的半导体器件，其中，所述有源鳍的所述凹陷部具有范围从100到的深度。6.根据权利要求1所述的半导体器件，其中，所述有源鳍的所述侧表面包括所述栅电极的所述第二部分延伸到的部分，并且所述有源鳍的所述侧表面的该部分具有或更大的宽度。7.根据权利要求1所述的半导体器件，其中，所述有源鳍的所述侧表面包括所述栅电极的所述第二部分延伸到的部分，所述有源鳍的所述侧表面的该部分具有与所述凹陷部的下端邻近的第一宽度并具有与所述凹陷部的上端邻近的第二宽度，并且所述第一宽度宽于所述第二宽度。8.根据权利要求1所述的半导体器件，其中，所述有源鳍的最上表面与所述源极区和所述漏极区的上表面共面。9.根据权利要求1所述的半导体器件，其中，所述栅电极还包括：从所述栅电极的所述第一部分延伸到所述有源鳍的上表面上的第三部分。10.根据权利要求1所述的半导体器件，其中，所述有源鳍的所述侧表面是第一侧表面，并且所述有源鳍还包括限定所述凹陷部的第二侧表面，并且所述有源鳍的所述第二侧表面在平面图中相对于所述第一方向倾斜。11.根据权利要求1所述的半导体器件，其中，所述栅绝缘层包括：第一栅绝缘层；以及在所述第一栅绝缘层上并且具有比所述第一栅绝缘层的介电常数高的介电常数的第二栅绝缘层。12.一种半导体器件，包括：源极区和漏极区，在衬底上并且在第一方向上彼此间隔开；有源鳍，在所述第一方向上延伸，将所述源极区和所述漏极区彼此连接，并且包括在所述有源鳍的宽度方向上延伸穿过所述有源鳍的凹陷部；器件隔离膜，在所述衬底上并且围绕所述有源鳍、所述源极区和所述漏极区；以及栅结构，在第二方向上横贯所述有源鳍，并且包括与所述有源鳍的所述凹陷部的表面
接触的第一部分和从所述第一部分延伸到所述有源鳍的侧表面上的第二部分。13.根据权利要求12所述的半导体器件，其中，所述有源鳍的所述凹陷部具有范围从100到的深度，并且所述有源鳍的所述侧表面包括所述栅结构的所述第二部分延伸到的部分，并且所述有源鳍的所述侧表面的该部分具有或更大的宽度。14.根据权利要求12所述的半导体器件，其中，所述栅结构包括：栅电极，在所述有源鳍的所述凹陷部的所述表面上并且在所述有源鳍的所述侧表面上；栅绝缘层，在所述有源鳍与所述栅电极之间；以及栅间隔物，在所述栅电极的侧表面上。15.根据权利要求14所述的半导体器件，其中，所述栅电极在所述有源鳍的所述侧表面上的部分在由所述器件隔离膜限定的空间中。16.根据权利要求14所述的半导体器件，其中，所述栅结构的所述第二部分包括所述栅电极的一部分，并且所述栅电极的该部分具有与所述凹陷部的下端邻近的第一宽度并具有与所述凹陷部的上端邻近的第二宽度，并且所述第一宽度宽于所述第二宽度。17.根据权利要求14所述的半导体器件，其中，所述栅电极包括在所述有源鳍的最上表面上延伸的部分。18.根据权利要求12所述的半导体器件，其中，所述有源鳍的所述侧表面是第一侧表面，并且所述有源鳍还包括限定所述凹陷部的第二侧表面，并且所述有源鳍的所述第二侧表面在平面图中相对于所述第一方向倾斜。19.一种半导体器件，包括：彼此间隔开的第一杂质区、第二杂质区和第三杂质区；第一有源鳍，连接所述第一杂质区和所述第二杂质区，并且包括在所述第一有源鳍的宽度方向上延伸穿过所述第一有源鳍的第一凹陷部；第二有源鳍，连接所述第一杂质区和所述第三杂质区，并且包括在所述第二有源鳍的宽度方向上延伸穿过所述第二有源鳍的第二凹陷部；第一栅电极，横贯所述第一有源鳍，并且包括位于所述第一有源鳍的所述第一凹陷部中的第一部分和从所述第一部分延伸到所述第一有源鳍的侧表面上的第二部分；第一栅绝缘层，在所述第一有源鳍与所述第一栅电极之间；第二栅电极，横贯所述第二有源鳍，并且包括位于所述第二有源鳍的所述第二凹陷部中的第三部分和从所述第三部分延伸到所述第二有源鳍的侧表面上的第四部分；以及第二栅绝缘层，在所述第二有源鳍与所述第二栅电极之间。20.一种图像传感器，包括：衬底，包括第一表面和与所述第一表面相对的第二表面；光电变换部，在所述衬底中并且配置为响应于入射在所述第一表面上的光而生成电荷；以及多个晶体管，在所述衬底的所述第二表面上并且配置为根据由所述光电变换部生成的电荷输出电信号，其中，所述多个晶体管中的至少一个包括：有源鳍，在第一方向上纵向延伸并且包括在所述有源鳍的宽度方向上延伸穿过所述有源鳍的凹陷部；
源极区和漏极区，分别邻近所述有源鳍的相对端；栅电极，在第二方向上横贯所述有源鳍，并且包括位于所述有源鳍的所述凹陷部中的第一部分和从所述第一部分延伸到所述有源鳍的侧表面上的第二部分；以及栅绝缘层，在所述有源鳍与所述栅电极之间。

技术总结
半导体器件可以包括：有源鳍，在衬底上在第一方向上延伸并且包括在位于与所述第一方向相交的第二方向上的两侧开口的凹陷部；源极区和漏极区，分别邻近所述有源鳍的相对端；栅电极，在所述有源鳍的所述凹陷部的上表面上沿所述第二方向横贯所述有源鳍，并且延伸到邻近所述凹陷部的侧面区域；以及栅绝缘层，在所述有源鳍与所述栅电极之间。有源鳍与所述栅电极之间。有源鳍与所述栅电极之间。


技术研发人员：金声仁 宋泰荣 高宗贤
受保护的技术使用者：三星电子株式会社
技术研发日：2021.11.22
技术公布日：2022/5/25