显示装置及制造其的方法与流程

1.本发明的实施例涉及一种显示装置，更具体地，涉及一种包括垫电极的显示装置以及制造该显示装置的方法。


背景技术：

2.平板显示装置由于其轻量和薄的特性而被用作用于代替阴极射线管显示装置的显示装置，并且可以包括例如液晶显示装置、有机发光二极管显示装置、量子点发光二极管显示装置等。
3.显示装置可以包括其中设置有像素结构的显示区域和其中设置有垫电极的垫区域。垫电极可以电连接到被构造为产生提供到像素结构的图像信号的外部装置。在显示区域中，被构造为保护像素结构的封装层可以设置在像素结构上。在垫区域中，为了沉积封装层使得封装层与垫电极不叠置，会需要使用掩模结构的沉积工艺，因此，会发生工艺成本的增大。


技术实现要素：

4.本发明的一个方面提供一种具有增强的可靠性的显示装置。
5.本发明的另一方面提供一种能够减小工艺成本的制造显示装置的方法。
6.本发明的附加特征将在下面的描述中阐明，并且部分地将通过描述而明显，或者可以通过本发明的实践来获知。
7.根据本发明的实施例的显示装置可以包括：基底，包括显示区域和位于显示区域的一侧上的垫区域；垫电极，在基底上设置在垫区域中；保护绝缘层，设置在基底和垫电极上以暴露垫电极的顶表面的至少一部分；无机封装层，设置在保护绝缘层上；以及导电层，在无机封装层的与垫电极相邻的端部与保护绝缘层之间设置在垫区域中。
8.在本发明的实施例中，当在平面图中观察时，无机封装层和导电层中的每个可以与垫电极的至少一部分分隔开。
9.在本发明的实施例中，导电层可以具有与无机封装层的端部关联的底切形状。
10.在本发明的实施例中，导电层可以具有针对第一蚀刻工艺的第一蚀刻率。第一蚀刻工艺可以用于去除无机封装层的与垫电极的至少一部分叠置的部分。无机封装层可以具有针对第一蚀刻工艺的比第一蚀刻率高的第二蚀刻率。
11.在本发明的实施例中，第一蚀刻工艺可以包括干蚀刻工艺。
12.在本发明的实施例中，导电层可以具有针对第二蚀刻工艺的第三蚀刻率。第二蚀刻工艺可以用于去除导电层的与垫电极的至少一部分叠置的部分。垫电极可以具有针对第二蚀刻工艺的比第三蚀刻率低的第四蚀刻率。
13.在本发明的实施例中，保护绝缘层可以具有针对第二蚀刻工艺的比第三蚀刻率低的第五蚀刻率。
14.在本发明的实施例中，无机封装层可以具有针对第二蚀刻工艺的比第三蚀刻率低
的第六蚀刻率。
15.在本发明的实施例中，第二蚀刻工艺可以包括湿蚀刻工艺。
16.在本发明的实施例中，显示装置还可以包括：晶体管，在基底上设置在显示区域中；以及像素电极，设置在晶体管上且电连接到晶体管。导电层可以设置在与其上设置有像素电极的层相同的层上。
17.在本发明的实施例中，导电层可以包括与像素电极的材料相同的材料。
18.根据本发明的实施例的制造显示装置的方法可以包括以下步骤：准备包括显示区域和位于显示区域的一侧上的垫区域的基底；在基底上在垫区域中形成垫电极；在基底和垫电极上形成保护绝缘层；在保护绝缘层中形成暴露垫电极的顶表面的至少一部分的接触孔；在垫电极和保护绝缘层上在垫区域中形成覆盖接触孔的导电层；在保护绝缘层和导电层上形成无机封装层；通过第一蚀刻工艺去除无机封装层的与垫电极的至少一部分叠置的部分；以及通过第二蚀刻工艺去除导电层的与垫电极的至少一部分叠置的部分。
19.在本发明的实施例中，可以形成导电层以覆盖保护绝缘层的位于垫区域中的部分。
20.在本发明的实施例中，在在保护绝缘层和导电层上形成无机封装层的步骤期间，可以在保护绝缘层和导电层上遍及整个显示区域和垫区域形成无机封装层。
21.在本发明的实施例中，可以在不使用掩模结构的情况下执行第一蚀刻工艺。
22.在本发明的实施例中，第一蚀刻工艺可以包括干蚀刻工艺。第二蚀刻工艺可以包括湿蚀刻工艺。
23.在本发明的实施例中，导电层可以具有针对第一蚀刻工艺的第一蚀刻率。无机封装层可以具有针对第一蚀刻工艺的比第一蚀刻率高的第二蚀刻率。
24.在本发明的实施例中，导电层可以具有针对第二蚀刻工艺的第三蚀刻率。垫电极可以具有针对第二蚀刻工艺的比第三蚀刻率低的第四蚀刻率。
25.在本发明的实施例中，保护绝缘层可以具有针对第二蚀刻工艺的比第三蚀刻率低的第五蚀刻率。
26.在本发明的实施例中，无机封装层可以具有针对第二蚀刻工艺的比第三蚀刻率低的第六蚀刻率。
27.在本发明的实施例中，制造显示装置的方法还可以包括以下步骤：在形成保护绝缘层之前，在基底上在显示区域中形成晶体管；以及在形成保护绝缘层之后，在晶体管上形成像素电极且将像素电极电连接到晶体管。可以以同一工艺同时形成导电层和像素电极。
28.根据本发明的实施例的制造显示装置的方法可以包括以下步骤：准备包括显示区域和位于显示区域的一侧上的垫区域的基底；在基底上在显示区域中形成晶体管，并且在基底上在垫区域中形成垫电极；在晶体管和垫电极上形成保护绝缘层；在保护绝缘层中形成暴露晶体管的漏电极的顶表面的至少一部分的第一接触孔和暴露垫电极的顶表面的至少一部分的第二接触孔；在显示区域中形成位于晶体管上且通过第一接触孔连接到晶体管的像素电极，并且在垫电极和保护绝缘层上在垫区域中形成覆盖第二接触孔的导电层；在显示区域中形成包括顺序地堆叠的像素电极、发光层和对电极的发光元件；在发光元件和导电层上形成无机封装层；通过在没有掩模的情况下将蚀刻气体选择性地提供到无机封装层的与垫电极的至少一部分叠置的部分，用使用大气压等离子体的干蚀刻工艺去除无机封
装层的要去除的部分；以及通过湿蚀刻工艺去除导电层的与垫电极的至少一部分叠置的部分，以在无机封装层下面形成底切形状。
29.根据本发明的实施例的制造显示装置的方法可以被配置为使得在垫电极和保护绝缘层上在垫区域中形成导电层。另外，可以在不使用掩模结构的情况下遍及整个显示区域和垫区域沉积无机封装层。随后，可以通过不使用掩模结构的第一蚀刻工艺去除无机封装层的与垫电极叠置的部分。不会通过第一蚀刻工艺蚀刻导电层，使得可以防止垫电极被第一蚀刻工艺损坏。另外，可以通过不使用掩模结构的第二蚀刻工艺去除导电层的与垫电极叠置的部分。因此，减小在制造显示装置的工艺中使用的掩模结构的数量，使得可以减小工艺成本。另外，防止垫电极被损坏，使得可以增强显示装置的可靠性。
30.将理解的是，前面的一般描述和下面的详细描述都是示例性的和说明性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
31.被提供以示出本发明的实施例且与说明书一起用于解释本发明的附图包括：
32.图1是示出根据本发明的实施例的显示装置的平面图；
33.图2是示出电连接到图1的显示装置的外部装置的框图；
34.图3是沿着图1的显示装置的线i-i'截取的剖视图；以及
35.图4至图13是示出根据本发明的实施例的制造显示装置的方法的剖视图。
36.由于图1至图13中的附图旨在用于说明性的目的，因此附图中的元件不必按比例绘制。例如，为了清楚的目的，可以放大或夸大元件中的一些。
具体实施方式
37.根据下面结合附图的详细描述，将更清楚地理解说明性的非限制性实施例。
38.图1是示出根据本发明的实施例的显示装置的平面图，图2是示出电连接到图1的显示装置的外部装置的框图。
39.参照图1和图2，显示装置10(例如，图3的基底110)可以包括显示区域da和垫区域pa。像素结构px可以设置在显示区域da中。例如，像素结构px可以沿着第一方向d1和与第一方向d1正交的第二方向d2布置为遍及整个显示区域da。在本发明的实施例中，像素结构px可以以诸如以条纹形式、五瓦片(pentile)形式、马赛克形式等为例的各种形式布置以显示图像。
40.像素结构px中的每个可以包括被构造为产生光的发光元件和被构造为驱动发光元件的晶体管。例如，发光元件可以包括有机发光二极管(oled)，但是本发明不限于此。例如，发光元件可以包括诸如量子点发光二极管(qled)的纳米发光二极管。例如，晶体管可以是薄膜晶体管(tft)。图像可以通过包括发光元件和晶体管的像素结构px显示在显示装置10的显示区域da中。在本发明的实施例中，为了驱动发光元件，发光元件可以连接到包括两个或更多个晶体管以及一个或更多个电容器的像素电路。
41.在本发明的实施例中，垫区域pa可以位于显示区域da的至少一侧上。例如，如图1中所示，垫区域pa可以位于从显示区域da起的在第一方向d1上的一侧处。然而，由于为了说明性的目的已经提供以上构造，因此本发明不限于此。例如，垫区域pa可以分别位于从显示
区域da起的第一方向d1和第二方向d2上。例如，垫区域pa可以位于从显示区域da起的两侧、三侧或四侧处。换句话说，垫区域pa也可以位于显示区域da的左侧、右侧和/或顶侧处，而不是如图1中所示位于显示区域da的底侧上。
42.垫电极pe可以设置在垫区域pa中。例如，垫电极pe可以在第二方向d2上布置。垫电极pe可以电连接到外部装置20。换句话说，垫电极pe可以将外部装置20电连接到像素结构px。
43.外部装置20可以通过柔性印刷电路板或刚性印刷电路板电连接到显示装置10。例如，柔性印刷电路板的一侧可以与垫电极pe直接接触，柔性印刷电路板的相对侧可以与外部装置20直接接触。垫电极pe的顶表面的至少一部分可以被要描述的第二接触孔147(见图3)暴露，垫电极pe可以通过第二接触孔147接触柔性印刷电路板。外部装置20可以将数据信号、栅极信号、发射控制信号、栅极初始化信号、初始化电压、电源电压等提供到显示装置10。因此，用作控制器的外部装置20可以通过垫电极pe和柔性印刷电路板将信号或电压输出到显示装置10或者通过垫电极pe和柔性印刷电路板从显示装置10接收信号或电压。另外，驱动集成电路可以安装在柔性印刷电路板上。在本发明的实施例中，驱动集成电路可以安装在显示装置10上与垫电极pe相邻。
44.显示区域da可以具有矩形形状，并且可以具有沿第二方向d2的短边和沿第一方向d1的长边，或者反之亦然。可选地，显示区域da可以具有正方形形状。沿第二方向d2的短边与沿第一方向d1的长边相交的角可以形成为具有具备预定曲率的圆形形状或具有直角形状。虽然显示区域da和垫区域pa中的每个在图1的示例中已经被示出为当在平面图中观察时具有矩形形状，但是本发明不限于此。例如，当在平面图中观察时，显示区域da和垫区域pa中的每个可以具有例如三角形形状、菱形形状、多边形形状、圆形形状或椭圆形形状。
45.另外，虽然垫区域pa的在第二方向d2上的宽度在图1的示例中已经被示出为等于显示区域da的在第二方向d2上的宽度，但是本发明不限于此。例如，垫区域pa的在第二方向d2上的宽度可以比显示区域da的在第二方向d2上的宽度小。
46.图3是沿着图1的显示装置的线i-i'截取的剖视图。
47.参照图3，根据本发明的实施例，显示装置10可以包括基底110、栅极绝缘层120、层间绝缘层130、晶体管tr、垫电极pe、保护绝缘层140、像素限定层150、发光元件160、封装层170和导电层180。晶体管tr可以包括有源层al、栅电极ge、源电极se和漏电极de。发光元件160可以包括像素电极161、发光层162和对电极163。封装层170可以包括第一无机封装层171、有机封装层172和第二无机封装层173。
48.基底110可以包括显示区域da和垫区域pa。例如，垫区域pa可以位于显示区域da的一侧上。在本发明的实施例中，基底110可以是透明绝缘基底。例如，基底110可以由例如玻璃、石英、塑料等形成。根据本发明的实施例，基底110可以包括柔性材料。柔性材料可以指柔性的且容易弯曲、容易折叠或容易卷曲的基底。包括这种柔性材料的基底110可以包括例如超薄型玻璃或塑料。在本发明的实施例中，包括在基底110中的塑料材料可以是聚酰亚胺(pi)。
49.有源层al可以在基底110上设置在显示区域da中。例如，有源层al可以包括例如非晶硅(a-si)、多晶硅(p-si)、氧化物半导体等。有源层al可以包括掺杂有杂质的源区和漏区以及设置在源区与漏区之间的沟道区。源区和漏区可以掺杂有p型杂质或n型杂质，沟道区
可以掺杂有具有与源区和漏区的杂质的类型不同的类型的杂质。可选地，沟道区可以不掺杂杂质。
50.在本发明的实施例中，缓冲层可以设置在基底110与有源层al之间。换句话说，有源层al可以在缓冲层上设置在显示区域da中。缓冲层可以防止杂质(诸如以异物、湿气或外部空气为例)从基底110扩散到有源层al。另外，当基底110的表面不均匀时，缓冲层可以增强基底110的表面的平坦度。缓冲层可以包括有机材料、诸如氧化物或氮化物的无机材料或者有机/无机复合物，并且可以具有单层或无机材料和有机材料的多层结构。例如，缓冲层可以包括诸如以氧化硅(sio2)、氮化硅(si3n4)和/或氮氧化硅(sion)为例的无机绝缘材料。
51.栅极绝缘层120可以设置在基底110上。例如，栅极绝缘层120可以在基底110上设置为遍及整个显示区域da和垫区域pa。设置在显示区域da中的栅极绝缘层120可以覆盖基底110上的有源层al。例如，栅极绝缘层120可以包括诸如以氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)、氧化镧(la2o3)、氧化锆(zro2)、氧化硅(sio2)、氮化硅(si3n4)和/或氮氧化硅(sion)为例的无机绝缘材料。在本发明的实施例中，栅极绝缘层120可以具有包括由互相不同的材料形成的多个绝缘层的多层结构。
52.栅电极ge可以在栅极绝缘层120上设置在显示区域da中，并且可以与有源层al的沟道区叠置。栅电极ge可以包括例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等。例如，栅电极ge可以包括例如铝(al)、钛(ti)、钼(mo)、铜(cu)等。栅电极ge可以布置在栅极绝缘层120上以与有源层al至少部分地叠置。有源层al可以通过栅极绝缘层120与栅电极ge电绝缘。在本发明的实施例中，栅电极ge可以具有包括多个导电层的多层结构。
53.层间绝缘层130可以设置在栅极绝缘层120上。例如，层间绝缘层130可以在栅极绝缘层120上设置为遍及整个显示区域da和垫区域pa。设置在显示区域da中的层间绝缘层130可以覆盖栅极绝缘层120上的栅电极ge。例如，层间绝缘层130可以包括诸如以氧化硅(sio2)、氮化硅(si3n4)和/或氮氧化硅(sion)为例的无机绝缘材料。在本发明的实施例中，层间绝缘层130可以具有包括由互相不同的材料形成的多个绝缘层的多层结构。
54.源电极se和漏电极de可以在层间绝缘层130上设置在显示区域da中，并且可以分别连接到有源层al的源区和漏区。源电极se和漏电极de中的每个可以包括例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等。例如，源电极se和漏电极de中的每个可以包括例如铝(al)、钛(ti)、铜(cu)等。这些可以单独使用或彼此组合使用。在本发明的实施例中，源电极se和漏电极de中的每个可以具有包括多个导电层的多层结构。例如，源电极se和漏电极de中的每个可以具有例如其中钛(ti)、铝(al)和钛(ti)顺序地堆叠的ti/al/ti的三层结构的多层结构。有源层al、栅电极ge、源电极se和漏电极de可以形成晶体管tr。
55.垫电极pe可以在层间绝缘层130上设置在垫区域pa中。换句话说，垫电极pe可以在基底110上设置在垫区域pa中。在本发明的实施例中，垫电极pe可以设置在与其上设置有源电极se和漏电极de的层基本上相同的层上。换句话说，垫电极pe可以包括与源电极se和漏电极de的材料相同的材料，并且可以与源电极se和漏电极de在同一时间形成。例如，垫电极pe可以与源电极se和漏电极de由同一工艺形成。垫电极pe可以包括例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等。例如，垫电极pe可以包括例如铝(al)、钛(ti)、铜(cu)等。这些可以单独使用或彼此组合使用。在本发明的实施例中，垫电极pe可以具有包括多个导电层的多层结构。例如，垫电极pe可以具有例如其中钛(ti)、铝(al)和钛
(ti)顺序地堆叠的ti/al/ti的三层结构的多层结构。
56.保护绝缘层140可以设置在层间绝缘层130上。例如，保护绝缘层140可以在层间绝缘层130上设置为遍及整个显示区域da和垫区域pa。保护绝缘层140可以保护晶体管tr，并且可以向晶体管tr的上部提供平坦的表面。另外，保护绝缘层140还可以用于覆盖且保护层间绝缘层130上的一些布线。保护绝缘层140可以包括有机材料或无机材料。例如，保护绝缘层140可以包括诸如聚酰亚胺(pi)的有机绝缘材料。在本发明的实施例中，保护绝缘层140可以具有包括由互相不同的材料形成的多个绝缘层的多层结构。
57.设置在显示区域da中的保护绝缘层140可以具有暴露漏电极de的顶表面的至少一部分的第一接触孔145。像素电极161可以通过第一接触孔145电连接到漏电极de。例如，设置在垫区域pa中的保护绝缘层140可以具有暴露垫电极pe的顶表面的至少一部分的第二接触孔147。换句话说，在基底110和垫电极pe上设置在垫区域pa中的保护绝缘层140可以暴露垫电极pe的顶表面的至少一部分。外部装置20可以通过第二接触孔147电连接到垫电极pe。例如，垫电极pe可以通过第二接触孔147直接接触柔性印刷电路板的一侧，柔性印刷电路板的相对侧可以直接接触外部装置20。
58.像素电极161可以在保护绝缘层140上设置在显示区域da中。像素电极161可以设置在晶体管tr上，并且可以电连接到晶体管tr。例如，像素电极161可以通过第一接触孔145电连接到晶体管tr的漏电极de。像素电极161可以是(半)透射电极或反射电极，并且可以包括例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等。例如，像素电极161可以包括例如银(ag)、氧化铟锡(ito)等。这些可以单独使用或彼此组合使用。在本发明的实施例中，像素电极161可以具有包括多个导电层的多层结构。例如，像素电极161可以具有例如其中氧化铟锡(ito)、银(ag)和氧化铟锡(ito)顺序地堆叠的ito/ag/ito的三层结构的多层结构。
59.导电层180可以在保护绝缘层140上设置在垫区域pa中。在本发明的实施例中，如图10和图11中所示，在制造显示装置10的工艺中，可以通过第一蚀刻工艺(例如，使用等离子体的干蚀刻工艺)去除第一无机封装层171和第二无机封装层173的与垫电极pe叠置的部分。当执行第一蚀刻工艺时，导电层180可以覆盖垫电极pe的被第二接触孔147暴露的顶表面和保护绝缘层140的位于垫区域pa中的部分。例如，导电层180的针对第一蚀刻工艺的第一蚀刻率可以比第一无机封装层171和第二无机封装层173的针对第一蚀刻工艺的第二蚀刻率低。换句话说，在第一蚀刻工艺中，可以比导电层180相对多地蚀刻第一无机封装层171和第二无机封装层173。例如，第一无机封装层171和第二无机封装层173可以具有针对第一蚀刻工艺的相对于导电层180良好的蚀刻选择性。因此，在可以通过第一蚀刻工艺去除第一无机封装层171和第二无机封装层173的与垫电极pe叠置的部分的同时，几乎不会通过第一蚀刻工艺蚀刻导电层180。因此，导电层180可以防止或减少由第一蚀刻工艺导致的对垫电极pe和保护绝缘层140的损坏。下面将详细描述以上构造。
60.在本发明的实施例中，如图3中所示，导电层180可以在封装层170的与垫电极pe相邻的端部与保护绝缘层140之间设置在垫区域pa中。例如，封装层170的端部可以包括第一无机封装层171的端部和第二无机封装层173的端部两者，但是可以不包括有机封装层172，第一无机封装层171的端部和第二无机封装层173的端部两者是第一无机封装层171和第二无机封装层173的从显示区域da延伸的端部。例如，导电层180可以在第一无机封装层171的
在第一方向d1上的端部与保护绝缘层140之间设置在垫区域pa中。例如，导电层180可以不与垫电极pe直接接触。例如，当在平面图中观察时，导电层180可以与垫电极pe的至少一部分分隔开。即，当在平面图中观察时，导电层180可以暴露垫电极pe的全部或一部分。换句话说，当在平面图中观察时，垫电极pe的全部或一部分可以不与导电层180叠置。在本发明的实施例中，如图12和图13中所示，在制造显示装置10的工艺中，在执行第一蚀刻工艺之后，可以通过第二蚀刻工艺去除导电层180的与垫电极pe叠置的部分。通过第二蚀刻工艺，导电层180可以暴露垫电极pe的被第二接触孔147暴露的顶表面。换句话说，可以通过第二蚀刻工艺完全地去除导电层180的覆盖且填充第二接触孔147的部分，以暴露第二接触孔147下面的垫电极pe。
61.在本发明的实施例中，导电层180可以具有与封装层170的与垫电极pe相邻的端部关联的底切形状，即，底切uc的底切形状。换句话说，导电层180可以具有与第一无机封装层171和第二无机封装层173的在第一方向d1上的端部关联的底切形状。换句话说，导电层180的底切形状可以形成有作为在第一无机封装层171和第二无机封装层173的端部下面的在第一方向d1上的凹陷区域的底切区域，即，底切uc的底切区域，并且位于保护绝缘层140与第一无机封装层171和第二无机封装层173的端部之间。例如，第二蚀刻工艺可以是使用蚀刻剂(例如，蚀刻溶液)的湿蚀刻工艺。另外，导电层180的针对第二蚀刻工艺的第三蚀刻率可以比垫电极pe的针对第二蚀刻工艺的第四蚀刻率高，可以比保护绝缘层140的针对第二蚀刻工艺的第五蚀刻率高，并且可以比第一无机封装层171和第二无机封装层173的针对第二蚀刻工艺的第六蚀刻率高。例如，导电层180可以具有针对第二蚀刻工艺的相对于垫电极pe、保护绝缘层140以及第一无机封装层171和第二无机封装层173良好的蚀刻选择性。因此，在可以通过第二蚀刻工艺去除导电层180的与垫电极pe叠置的部分的同时，几乎不会通过第二蚀刻工艺蚀刻垫电极pe、保护绝缘层140以及第一无机封装层171和第二无机封装层173中的每个。另外，导电层180可以具有与第一无机封装层171和第二无机封装层173的在第一方向d1上的端部关联的底切形状。由于第二蚀刻工艺是湿蚀刻工艺，因此导电层180可以被各向同性地蚀刻，并且可以通过湿蚀刻工艺在第一无机封装层171和第二无机封装层173下面在第一方向上凹陷以形成底切形状。虽然导电层180在如图3中所示的底切形状处示出直侧壁，但是本发明不限于此。例如，在本发明的实施例中，底切形状可以具有在第一方向d1上朝向导电层180的凸出形状。下面将详细描述以上构造。
62.在本发明的实施例中，导电层180可以设置在与其上设置有像素电极161的层基本上相同的层上。换句话说，导电层180可以包括与像素电极161的材料相同的材料，并且可以与像素电极161在同一时间形成。例如，像素电极161可以与导电层180以同一工艺形成。导电层180可以是(半)透射层或反射层，并且可以包括例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等。例如，导电层180可以包括例如银(ag)、氧化铟锡(ito)等。这些可以单独使用或彼此组合使用。在本发明的实施例中，导电层180可以具有包括多个子层的多层结构。例如，导电层180可以具有例如其中氧化铟锡(ito)、银(ag)和氧化铟锡(ito)顺序地堆叠的ito/ag/ito的三层结构的多层结构。
63.像素限定层150可以在保护绝缘层140上设置在显示区域da中，并且可以部分地覆盖保护绝缘层140上的像素电极161。像素限定层150可以具有暴露像素电极161的至少一部分的像素开口。例如，像素开口可以暴露像素电极161的中心部分，并且像素限定层150可以
覆盖像素电极161的外围部分。像素限定层150可以通过增大像素电极161的边缘与像素电极161上面的对电极163之间的距离来防止在像素电极161的边缘处在像素电极161与对电极163之间产生电弧等。例如，像素限定层150可以包括诸如聚酰亚胺(pi)的有机绝缘材料。
64.发光层162可以设置在被像素限定层150的像素开口暴露的像素电极161上。换句话说，发光层162可以设置在像素开口中。发光层162可以包括有机发光材料和量子点中的一种或两种。例如，发光层162可以包括包含发射红光、绿光、蓝光或白光的荧光材料或磷光材料的有机材料。量子点是具有几到几十纳米的尺寸的晶体结构的颗粒，并且可以包括数百到数千个原子。量子点可以包括荧光材料或磷光材料，并且可以产生单色的红光、绿光和蓝光。
65.对电极163可以设置在发光层162上，并且可以与像素电极161叠置。在本发明的实施例中，对电极163可以设置在像素限定层150上。对电极163可以是透射电极或反射电极，并且可以包括例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等。例如，对电极163可以包括例如铝(al)、铂(pt)、银(ag)、镁(mg)、金(au)、铬(cr)、钨(w)、钛(ti)等。例如，对电极163可以包括诸如以氧化铟锡(ito)膜、氧化铟锌(izo)膜、氧化锌(zno)膜或氧化铟(in2o3)膜为例的透明导电氧化物(tco)膜。这些可以单独使用或彼此组合使用。像素电极161、发光层162和对电极163可以形成发光元件160。
66.封装层170可以设置在对电极163上，并且可以覆盖发光元件160。封装层170可以密封显示区域da以保护发光元件160免受外部杂质影响。
67.封装层170可以包括至少一个无机封装层和至少一个有机封装层。例如，如图3中所示，封装层170可以包括第一无机封装层171、设置在第一无机封装层171之上的第二无机封装层173以及设置在第一无机封装层171与第二无机封装层173之间的有机封装层172。然而，由于为了说明性的目的已经提供了以上构造，因此本发明不限于此。例如，有机封装层的数量和无机封装层的数量以及堆叠有机封装层和无机封装层的顺序可以不同地改变。
68.第一无机封装层171可以设置在对电极163上。例如，第一无机封装层171可以沿着对电极163的轮廓具有基本上均匀的厚度。因为第一无机封装层171沿着其下面层的轮廓形成，所以第一无机封装层171的上表面不会是平坦的。
69.有机封装层172可以设置在第一无机封装层171上。有机封装层172可以具有基本上平坦的顶表面，而不在第一无机封装层171周围产生台阶。
70.第二无机封装层173可以设置在有机封装层172上。换句话说，第一无机封装层171和第二无机封装层173可以设置在保护绝缘层140上。第二无机封装层173可以具有基本上均匀的厚度，并且可以具有基本上平坦的顶表面。第一无机封装层171和第二无机封装层173可以保护发光元件160免受湿气/氧影响。有机封装层172可以保护发光元件160免受诸如灰尘颗粒的异物影响。
71.在本发明的实施例中，如图3中所示，第一无机封装层171和第二无机封装层173的部分可以从显示区域da延伸到垫区域pa。在垫区域pa中，第一无机封装层171和第二无机封装层173可以在有机封装层172不置于其间的情况下彼此直接接触。换句话说，第一无机封装层171和第二无机封装层173中的每个的在第一方向d1上的端部可以位于垫区域pa中。例如，第一无机封装层171和第二无机封装层173中的每个可以不与垫电极pe直接接触。例如，当在平面图中观察时，第一无机封装层171和第二无机封装层173中的每个可以与垫电极pe
的至少一部分分隔开。即，当在平面图中观察时，第一无机封装层171和第二无机封装层173中的每个可以暴露垫电极pe的全部或一部分。换句话说，当在平面图中观察时，垫电极pe的全部或一部分可以不与第一无机封装层171和第二无机封装层173中的每个叠置。第一无机封装层171、第二无机封装层173和导电层180可以不覆盖第二接触孔147，并且可以暴露垫电极pe的被第二接触孔147暴露的顶表面。因此，导电构件(例如，各向异性导电膜等)可以与垫电极pe的被第二接触孔147暴露的顶表面直接接触。垫电极pe和外部装置20可以通过导电构件彼此电连接。
72.图4至图13是示出根据本发明的实施例的制造显示装置的方法的剖视图。
73.参照图4，可以准备包括显示区域da和垫区域pa的基底110。例如，垫区域pa可以位于显示区域da的一侧上。在本发明的实施例中，基底110可以是透明绝缘基底。例如，基底110可以由例如玻璃、石英、塑料等形成。在本发明的实施例中，基底110可以包括包含例如超薄型玻璃或塑料的柔性材料。
74.可以在基底110上在显示区域da中形成有源层al。例如，可以通过使用例如非晶硅(a-si)、多晶硅(p-si)、氧化物半导体等来形成有源层al。有源层al可以包括源区、漏区和沟道区。源区和漏区可以掺杂有p型杂质或n型杂质，沟道区可以掺杂有具有与源区和漏区的杂质的类型不同的类型的杂质。可选地，沟道区可以不掺杂杂质。
75.可以在基底110和有源层al上形成栅极绝缘层120。例如，可以在基底110上遍及整个显示区域da和垫区域pa形成栅极绝缘层120。形成在显示区域da中的栅极绝缘层120可以覆盖基底110上的有源层al。例如，可以通过使用诸如以氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)、氧化镧(la2o3)、氧化锆(zro2)、氧化硅(sio2)、氮化硅(si3n4)和/或氮氧化硅(sion)为例的无机绝缘材料来形成栅极绝缘层120。
76.可以在栅极绝缘层120上在显示区域da中形成栅电极ge。栅电极ge可以与有源层al的沟道区叠置。例如，可以通过使用例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等来形成栅电极ge。在本发明的实施例中，栅电极ge可以包括例如铝(al)、钛(ti)、钼(mo)、铜(cu)等。
77.可以在栅极绝缘层120和栅电极ge上形成层间绝缘层130。例如，可以在栅极绝缘层120上遍及整个显示区域da和垫区域pa形成层间绝缘层130。形成在显示区域da中的层间绝缘层130可以覆盖栅极绝缘层120上的栅电极ge。例如，可以通过使用诸如以氧化硅(sio2)、氮化硅(si3n4)和/或氮氧化硅(sion)为例的无机绝缘材料来形成层间绝缘层130。
78.参照图5，可以在栅极绝缘层120和层间绝缘层130中形成接触孔，以分别与有源层al的源区和漏区叠置。另外，可以在层间绝缘层130上形成源电极se和漏电极de，以分别与接触孔叠置。源电极se和漏电极de可以分别通过接触孔连接到有源层al的源区和漏区。源电极se和漏电极de中的每个可以包括例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等。例如，源电极se和漏电极de中的每个可以包括例如铝(al)、钛(ti)、铜(cu)等。有源层al、栅电极ge、源电极se和漏电极de可以形成晶体管tr。
79.可以在层间绝缘层130上在垫区域pa中形成垫电极pe。换句话说，可以在基底110上在垫区域pa中形成垫电极pe。可以通过使用具有针对第二蚀刻工艺(例如，使用蚀刻剂的湿蚀刻工艺)的比导电层180的蚀刻率低的蚀刻率的材料来形成垫电极pe。换句话说，在图12和图13中所示的第二蚀刻工艺中，可以比垫电极pe相对多地蚀刻导电层180。例如，导电
层180可以具有针对第二蚀刻工艺的相对于垫电极pe良好的蚀刻选择性。因此，在可以通过第二蚀刻工艺去除导电层180的与垫电极pe叠置的部分的同时，几乎不会通过第二蚀刻工艺蚀刻垫电极pe。在本发明的实施例中，垫电极pe可以具有包括多个导电层的多层结构。在这种情况下，可以通过使用具有针对第二蚀刻工艺的比导电层180的蚀刻率低的蚀刻率的材料来形成导电层之中的最上层。可选地，可以通过使用具有针对第二蚀刻工艺的比导电层180的蚀刻率低的蚀刻率的材料来形成导电层中的每个。
80.在本发明的实施例中，可以通过使用例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等来形成源电极se、漏电极de和垫电极pe中的每个。例如，可以通过使用例如铝(al)、钛(ti)、铜(cu)等来形成源电极se、漏电极de和垫电极pe中的每个。可以单独使用这些或彼此组合使用这些。在本发明的实施例中，源电极se、漏电极de和垫电极pe中的每个可以具有包括多个导电层的多层结构。例如，源电极se、漏电极de和垫电极pe中的每个可以具有例如其中钛(ti)、铝(al)和钛(ti)顺序地堆叠的ti/al/ti的三层结构的多层结构。
81.在本发明的实施例中，可以基本上同时形成源电极se、漏电极de和垫电极pe。例如，可以在层间绝缘层130上遍及整个显示区域da和垫区域pa形成第一初始电极层。另外，可以通过部分地蚀刻第一初始电极层来同时形成源电极se、漏电极de和垫电极pe。例如，可以对第一初始电极层执行光刻工艺和蚀刻工艺以使第一初始电极层图案化，使得可以同时形成源电极se、漏电极de和垫电极pe。
82.参照图6，可以在层间绝缘层130、源电极se、漏电极de和垫电极pe上形成保护绝缘层140。换句话说，可以在基底110和垫电极pe上形成保护绝缘层140。例如，可以在层间绝缘层130上遍及整个显示区域da和垫区域pa形成保护绝缘层140。例如，可以在晶体管tr和垫电极pe上形成保护绝缘层140。可以通过使用具有针对第二蚀刻工艺(例如，使用蚀刻剂的湿蚀刻工艺)的比导电层180的蚀刻率低的蚀刻率的材料来形成保护绝缘层140。换句话说，在图12和图13中所示的第二蚀刻工艺中，可以比保护绝缘层140相对多地蚀刻导电层180。例如，导电层180可以具有针对第二蚀刻工艺的相对于保护绝缘层140良好的蚀刻选择性。因此，在可以通过第二蚀刻工艺去除导电层180的与垫电极pe叠置的部分的同时，几乎不会通过第二蚀刻工艺蚀刻保护绝缘层140。例如，可以通过使用诸如聚酰亚胺(pi)的有机绝缘材料来形成保护绝缘层140。
83.可以在保护绝缘层140中形成第一接触孔145和第二接触孔147。第一接触孔145可以暴露晶体管tr的漏电极de的顶表面的至少一部分。第二接触孔147可以暴露垫电极pe的顶表面的至少一部分。可以基本上同时形成第一接触孔145和第二接触孔147。
84.参照图7，可以在保护绝缘层140上在显示区域da中形成像素电极161。像素电极161可以通过第一接触孔145电连接到漏电极de。例如，可以在晶体管tr上形成像素电极161，并且可以通过显示区域da中的第一接触孔145将像素电极161连接到晶体管tr。
85.可以在垫电极pe和保护绝缘层140上在垫区域pa中形成覆盖第二接触孔147的导电层180。例如，如图7中所示，导电层180可以覆盖垫电极pe的被第二接触孔147暴露的顶表面和保护绝缘层140的位于垫区域pa中的部分。换句话说，可以在垫电极pe和保护绝缘层140上遍及整个垫区域pa形成导电层180。
86.可以通过使用具有针对第一蚀刻工艺(例如，使用等离子体的干蚀刻工艺)的比第
一无机封装层171和第二无机封装层173的蚀刻率低的蚀刻率的材料来形成导电层180。换句话说，在图10和图11中所示的第一蚀刻工艺中，可以比导电层180相对多地蚀刻第一无机封装层171和第二无机封装层173。例如，第一无机封装层171和第二无机封装层173可以具有针对第一蚀刻工艺的相对于导电层180良好的蚀刻选择性。因此，在可以通过第一蚀刻工艺去除第一无机封装层171和第二无机封装层173的与垫电极pe叠置的部分的同时，几乎不会通过第一蚀刻工艺蚀刻导电层180。在本发明的实施例中，导电层180可以具有包括多个子层的多层结构。在这种情况下，可以通过使用具有针对第一蚀刻工艺的比第一无机封装层171和第二无机封装层173的蚀刻率低的蚀刻率的材料来形成子层之中的最上层。可选地，可以通过使用具有针对第一蚀刻工艺的比第一无机封装层171和第二无机封装层173的蚀刻率低的蚀刻率的材料来形成子层中的每个。
87.可以通过使用具有针对第二蚀刻工艺(例如，使用蚀刻剂的湿蚀刻工艺)的比垫电极pe的蚀刻率、保护绝缘层140的蚀刻率以及第一无机封装层171和第二无机封装层173的蚀刻率中的每个高的蚀刻率的材料来形成导电层180。换句话说，在图12和图13中所示的第二蚀刻工艺中，可以比垫电极pe、保护绝缘层140以及第一无机封装层171和第二无机封装层173相对多地蚀刻导电层180。例如，导电层180可以具有针对第二蚀刻工艺的相对于垫电极pe、保护绝缘层140以及第一无机封装层171和第二无机封装层173良好的蚀刻选择性。因此，在可以通过第二蚀刻工艺去除导电层180的与垫电极pe叠置的部分的同时，几乎不会通过第二蚀刻工艺蚀刻垫电极pe、保护绝缘层140以及第一无机封装层171和第二无机封装层173。在本发明的实施例中，导电层180可以具有包括多个子层的多层结构。在这种情况下，可以通过使用具有针对第二蚀刻工艺的比垫电极pe的蚀刻率、保护绝缘层140的蚀刻率以及第一无机封装层171和第二无机封装层173的蚀刻率中的每个高的蚀刻率的材料来形成子层中的每个。
88.可以通过使用例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等来形成像素电极161和导电层180中的每个。例如，像素电极161和导电层180中的每个可以包括例如银(ag)、氧化铟锡(ito)等。可以单独使用这些或彼此组合使用这些。在本发明的实施例中，像素电极161和导电层180中的每个可以具有包括多个导电层的多层结构。例如，像素电极161和导电层180中的每个可以具有例如其中氧化铟锡(ito)、银(ag)和氧化铟锡(ito)顺序地堆叠的ito/ag/ito的三层结构的多层结构。
89.在本发明的实施例中，可以基本上同时形成像素电极161和导电层180。例如，可以在保护绝缘层140和垫电极pe上遍及整个显示区域da和垫区域pa形成第二初始电极层。另外，可以通过部分地蚀刻第二初始电极层同时形成像素电极161和导电层180。例如，可以对第二初始电极层执行光刻工艺和蚀刻工艺以使第二初始电极层图案化，使得可以同时形成像素电极161和导电层180。
90.参照图8，可以在保护绝缘层140上在显示区域da中形成像素限定层150，并且像素限定层150可以部分地覆盖保护绝缘层140上的像素电极161。可以在像素限定层150中形成暴露像素电极161的至少一部分的像素开口。例如，像素开口可以暴露像素电极161的中心部分，并且像素限定层150可以覆盖像素电极161的外围部分。例如，可以通过使用诸如聚酰亚胺(pi)的有机绝缘材料来形成像素限定层150。
91.可以在像素电极161上在显示区域da中形成发光层162。例如，可以在被像素限定
层150的像素开口暴露的像素电极161上形成发光层162。可以通过使用有机发光材料和量子点中的一种或两种来形成发光层162。还可以在发光层162下面和上面可选地形成诸如空穴传输层(htl)、空穴注入层(hil)、电子传输层(etl)、电子注入层(eil)等的功能层。
92.可以在发光层162上在显示区域da中形成对电极163。例如，可以在像素限定层150上在显示区域da中形成对电极163。可以通过使用例如金属、合金、导电金属氧化物、导电金属氮化物、透明导电材料等来形成对电极163。像素电极161、发光层162和对电极163可以形成发光元件160。例如，可以在显示区域da中形成发光元件160。
93.参照图9，可以在对电极163上形成封装层170。例如，可以顺序地形成第一无机封装层171、有机封装层172和第二无机封装层173。例如，封装层170可以形成为覆盖显示区域da中的发光元件160，并且可以防止发光元件160被外部杂质损坏或劣化。
94.可以在对电极163和导电层180上遍及整个显示区域da和垫区域pa形成第一无机封装层171。可以在第一无机封装层171上在显示区域da中形成有机封装层172。可以在第一无机封装层171和有机封装层172上遍及整个显示区域da和垫区域pa形成第二无机封装层173。换句话说，可以在导电层180上在垫区域pa中顺序地形成第一无机封装层171和第二无机封装层173。例如，第一无机封装层171和第二无机封装层173可以在导电层180上在垫区域pa中彼此直接接触。有机封装层172可以在对电极163上形成在显示区域da中，并且在显示区域da中置于第一无机封装层171和第二无机封装层173之间。
95.可以在保护绝缘层140和导电层180上遍及整个显示区域da和垫区域pa形成第一无机封装层171和第二无机封装层173。例如，可以在不使用掩模结构的情况下遍及整个基底110沉积第一无机封装层171和第二无机封装层173中的每个。
96.可以通过使用具有针对第一蚀刻工艺(例如，使用等离子体的干蚀刻工艺)的比导电层180的蚀刻率高的蚀刻率的材料来形成第一无机封装层171和第二无机封装层173。换句话说，在图10和图11中所示的第一蚀刻工艺中，可以比导电层180相对多地蚀刻第一无机封装层171和第二无机封装层173。例如，第一无机封装层171和第二无机封装层173可以具有针对第一蚀刻工艺的相对于导电层180良好的蚀刻选择性。因此，在可以通过第一蚀刻工艺去除第一无机封装层171和第二无机封装层173的与垫电极pe叠置的部分的同时，几乎不会通过第一蚀刻工艺蚀刻导电层180。
97.可以通过使用具有针对第二蚀刻工艺的比导电层180的蚀刻率低的蚀刻率的材料来形成第一无机封装层171和第二无机封装层173。换句话说，在图12和图13中所示的第二蚀刻工艺中，可以比第一无机封装层171和第二无机封装层173相对多地蚀刻导电层180。例如，导电层180可以具有针对第二蚀刻工艺的相对于第一无机封装层171和第二无机封装层173良好的蚀刻选择性。因此，在可以通过第二蚀刻工艺去除导电层180的与垫电极pe叠置的部分的同时，几乎不会通过第二蚀刻工艺蚀刻第一无机封装层171和第二无机封装层173。例如，第二蚀刻工艺可以是使用蚀刻剂的湿蚀刻工艺。因此，通过第二蚀刻工艺，导电层180可以具有与第一无机封装层171和第二无机封装层173的在第一方向d1上的端部关联的底切形状。
98.参照图10和图11，可以通过第一蚀刻工艺去除第一无机封装层171和第二无机封装层173的与垫电极pe的至少一部分叠置的部分。通过第一蚀刻工艺，当在平面图中观察时，第一无机封装层171和第二无机封装层173中的每个可以与垫电极pe的至少一部分分隔
开。即，当在平面图中观察时，第一无机封装层171和第二无机封装层173中的每个可以暴露垫电极pe的全部或一部分。换句话说，当在平面图中观察时，垫电极pe的全部或一部分可以不与第一无机封装层171和第二无机封装层173中的每个叠置。在本发明的实施例中，通过第一蚀刻工艺，第一无机封装层171和第二无机封装层173中的每个在平面图中可以暴露第二接触孔147的全部。
99.在本发明的实施例中，可以在不使用掩模结构的情况下执行第一蚀刻工艺。例如，第一蚀刻工艺可以是使用大气压等离子体的干蚀刻工艺。在使用大气压等离子体的干蚀刻工艺中，可以将蚀刻气体选择性地提供到基底上的部分区域。因此，当与一般的干蚀刻工艺相比时，即使在不使用掩模结构的情况下，使用大气压等离子体的干蚀刻工艺也可以选择性地蚀刻基底上的部分区域。例如，可以以从与垫电极pe叠置的区域到基底110的在第一方向d1上的端部提供蚀刻气体这种方式执行第一蚀刻工艺。在图1中所示的显示装置10的平面图中，这里所描述的基底110的在第一方向d1上的端部是显示装置10的在垫区域pa中的底侧。换句话说，可以将蚀刻气体仅从基底110的在第一方向d1上的端部提供到与垫电极pe叠置的区域(例如，由图10的箭头指示的区域)。因此，可以在不使用掩模结构的情况下通过第一蚀刻工艺去除第一无机封装层171和第二无机封装层173的与垫电极pe叠置的部分。在本发明的实施例中，可以通过大气压等离子体射流将蚀刻气体选择性地提供到从与垫电极pe叠置的区域到基底110的在第一方向d1上的端部的区域。大气压等离子体射流可以在没有真空系统的情况下产生高密度等离子体，并且可以在没有掩模的情况下在加工区域中局部化。在本发明的实施例中，大气压等离子体射流可以在第一方向d1上从基底110的在垫区域pa中的端部处的区域扫描到与垫电极pe叠置的区域(例如，由图10的箭头指示的区域)，以将蚀刻气体局部地提供到第一无机封装层171和第二无机封装层173上，以局部地去除第一无机封装层171和第二无机封装层173。然而，本发明不限于此。例如，可以使用能够将大气压等离子体选择性地提供到局部区域以去除第一无机封装层171和第二无机封装层173的与垫电极pe叠置的部分的任何合适的方法。
100.导电层180可以具有针对第一蚀刻工艺的第一蚀刻率。第一无机封装层171和第二无机封装层173可以具有针对第一蚀刻工艺的比第一蚀刻率高的第二蚀刻率。例如，蚀刻气体可以包括包含氟(f)的氟化合物。例如，导电层180可以具有例如其中氧化铟锡(ito)、银(ag)和氧化铟锡(ito)顺序地堆叠的ito/ag/ito的三层结构的多层结构。由于包括在导电层180的最上层中的氧化铟锡(ito)具有针对氟化合物的相对低的蚀刻率，因此几乎不会通过第一蚀刻工艺蚀刻导电层180。因此，当通过第一蚀刻工艺去除第一无机封装层171和第二无机封装层173的部分时，导电层180可以覆盖垫电极pe和保护绝缘层140，使得垫电极pe和保护绝缘层140可以不暴露于蚀刻气体。例如，可以不通过第一蚀刻工艺蚀刻导电层180，使得垫电极pe和保护绝缘层140可以在第一蚀刻工艺期间和之后保持被导电层180覆盖。因此，可以防止或减小由第一蚀刻工艺导致的对垫电极pe和保护绝缘层140的损坏。
101.参照图12和图13，可以通过第二蚀刻工艺去除导电层180的与垫电极pe的至少一部分叠置的部分。例如，可以通过第二蚀刻工艺去除导电层180的未被第一无机封装层171和第二无机封装层173覆盖的部分。例如，通过第二蚀刻工艺，导电层180可以不与垫电极pe直接接触。例如，通过第二蚀刻工艺，当在平面图中观察时，导电层180可以与垫电极pe的至少一部分分隔开。即，当在平面图中观察时，导电层180可以暴露垫电极pe的全部或一部分。
换句话说，当在平面图中观察时，垫电极pe的全部或一部分可以不与导电层180叠置。例如，可以通过第二蚀刻工艺完全地去除第二接触孔147内部的导电层180，以暴露垫电极pe。因此，导电构件可以形成为与垫电极pe的被第二接触孔147暴露的顶表面直接接触，使得垫电极pe和外部装置20可以通过导电构件彼此电连接。
102.第二蚀刻工艺可以是使用蚀刻剂的湿蚀刻工艺。例如，可以在不使用掩模结构的情况下执行第二蚀刻工艺。导电层180可以具有针对第二蚀刻工艺的第三蚀刻率。垫电极pe可以具有针对第二蚀刻工艺的比第三蚀刻率低的第四蚀刻率。保护绝缘层140可以具有针对第二蚀刻工艺的比第三蚀刻率低的第五蚀刻率。第一无机封装层171和第二无机封装层173可以具有针对第二蚀刻工艺的比第三蚀刻率低的第六蚀刻率。例如，导电层180可以具有例如其中氧化铟锡(ito)、银(ag)和氧化铟锡(ito)顺序地堆叠的ito/ag/ito的三层结构的多层结构。垫电极pe可以具有例如其中钛(ti)、铝(al)和钛(ti)顺序地堆叠的ti/al/ti的三层结构的多层结构。与氧化铟锡(ito)和银(ag)相比，垫电极pe的包括钛(ti)的最上层和保护绝缘层140中的每个可以具有针对蚀刻剂的相对低的蚀刻率。因此，几乎不会通过第二蚀刻工艺蚀刻垫电极pe和保护绝缘层140。另外，与氧化铟锡(ito)和银(ag)相比，第一无机封装层171和第二无机封装层173可以具有针对蚀刻剂的相对低的蚀刻率。因此，几乎不会通过第二蚀刻工艺蚀刻第一无机封装层171和第二无机封装层173。因此，导电层180可以具有与第一无机封装层171和第二无机封装层173的在第一方向d1上的端部关联的底切形状。由于第二蚀刻工艺是湿蚀刻工艺，因此导电层180可以被各向同性地蚀刻，并且可以通过湿蚀刻工艺在第一无机封装层171和第二无机封装层173下面在第一方向d1上凹陷以形成底切形状。虽然导电层180在如图13中所示的底切形状处示出直侧壁，但是本发明不限于此。例如，在本发明的实施例中，底切形状可以具有在第一方向d1上朝向导电层180的凸出形状。
103.在制造显示装置的常规方法中，为了沉积无机封装层使得无机封装层不与垫电极叠置，需要使用掩模结构的沉积工艺，因此，工艺成本会增加。另外，可以在不使用掩模结构的情况下遍及整个显示区域和垫区域沉积无机封装层，可以通过不使用掩模结构的干蚀刻工艺去除无机封装层的与垫电极叠置的部分。例如，可以将蚀刻气体仅提供到基底上的部分区域(例如，与垫电极叠置的区域)，以蚀刻无机封装层的所述部分。然而，当蚀刻无机封装层的所述部分时，垫电极和位于垫电极周围的保护绝缘层会被蚀刻气体损坏。即，在用于制造显示装置的常规结构构造的情况下，垫电极和保护绝缘层在无掩模蚀刻工艺下不被保护免受损坏。因此，会发生其中垫电极和外部装置彼此不电连接的接触故障。
104.在本发明的实施例中，制造显示装置10的方法可以被配置为使得在垫电极pe和保护绝缘层140上在垫区域pa中形成导电层180。导电层180可以覆盖垫电极pe的被第二接触孔147暴露的顶表面和保护绝缘层140的位于垫区域pa中的部分。此外，可以与在保护绝缘层140上形成在显示区域da中的像素电极161同时形成导电层180。换句话说，不需要附加的步骤来形成导电层180。另外，可以在不使用掩模结构的情况下遍及整个显示区域da和垫区域pa沉积第一无机封装层171和第二无机封装层173。随后，可以通过第一蚀刻工艺去除第一无机封装层171和第二无机封装层173的与垫电极pe叠置的部分。例如，可以以在不使用掩模结构的情况下将蚀刻气体仅提供到基底110上的部分区域(例如，图10的箭头区域)这种方式执行第一蚀刻工艺。例如，第一蚀刻工艺可以是使用大气压等离子体的干蚀刻工艺。
由于导电层180具有针对第一蚀刻工艺的相对低的蚀刻率，因此几乎不会通过第一蚀刻工艺蚀刻导电层180。因此，导电层180可以防止垫电极pe和保护绝缘层140被第一蚀刻工艺损坏。在执行第一蚀刻工艺之后，可以通过第二蚀刻工艺去除导电层180的与垫电极pe叠置的部分。例如，第二蚀刻工艺可以是湿蚀刻工艺。垫电极pe和保护绝缘层140中的每个可以具有针对第二蚀刻工艺的相对低的蚀刻率。因此，虽然几乎不通过第二蚀刻工艺蚀刻垫电极pe和保护绝缘层140，但是可以蚀刻且去除导电层180的与垫电极pe叠置的部分。因此，可以减小在制造显示装置10的工艺中使用的掩模结构的数量，使得可以减小工艺成本。另外，可以防止其中显示装置10的垫电极pe和外部装置20彼此不电连接的接触故障，使得可以增强显示装置10的可靠性。
105.虽然在此已经描述了某些实施例和实施方式，但是根据该描述，其它实施例和修改将是明显的。因此，本发明不限于这种实施例，而是限于所附权利要求以及对于本领域普通技术人员来说将明显的各种明显的修改和等同布置的更宽范围。

技术特征：
1.一种显示装置，所述显示装置包括：基底，包括显示区域和位于所述显示区域的一侧上的垫区域；垫电极，在所述基底上设置在所述垫区域中；保护绝缘层，设置在所述基底和所述垫电极上以暴露所述垫电极的顶表面的至少一部分；无机封装层，设置在所述保护绝缘层上；以及导电层，在所述无机封装层的与所述垫电极相邻的端部与所述保护绝缘层之间设置在所述垫区域中。2.根据权利要求1所述的显示装置，其中，当在平面图中观察时，所述无机封装层和所述导电层中的每个与所述垫电极的至少一部分分隔开。3.根据权利要求1所述的显示装置，其中，所述导电层具有与所述无机封装层的所述端部关联的底切形状。4.根据权利要求1所述的显示装置，其中，所述导电层具有针对第一蚀刻工艺的第一蚀刻率，并且所述第一蚀刻工艺用于去除所述无机封装层的与所述垫电极的至少一部分叠置的部分，并且所述无机封装层具有针对所述第一蚀刻工艺的比所述第一蚀刻率高的第二蚀刻率。5.根据权利要求4所述的显示装置，其中，所述第一蚀刻工艺包括干蚀刻工艺。6.根据权利要求1所述的显示装置，其中，所述导电层具有针对第二蚀刻工艺的第三蚀刻率，并且所述第二蚀刻工艺用于去除所述导电层的与所述垫电极的至少一部分叠置的部分，并且所述垫电极具有针对所述第二蚀刻工艺的比所述第三蚀刻率低的第四蚀刻率。7.根据权利要求6所述的显示装置，其中，所述保护绝缘层具有针对所述第二蚀刻工艺的比所述第三蚀刻率低的第五蚀刻率。8.根据权利要求6所述的显示装置，其中，所述无机封装层具有针对所述第二蚀刻工艺的比所述第三蚀刻率低的第六蚀刻率。9.根据权利要求6所述的显示装置，其中，所述第二蚀刻工艺包括湿蚀刻工艺。10.根据权利要求1所述的显示装置，所述显示装置还包括：晶体管，在所述基底上设置在所述显示区域中；以及像素电极，设置在所述晶体管上且电连接到所述晶体管，其中，所述导电层设置在与其上设置有所述像素电极的层相同的层上。11.根据权利要求10所述的显示装置，其中，所述导电层包括与所述像素电极的材料相同的材料。12.一种制造显示装置的方法，所述方法包括以下步骤：准备包括显示区域和位于所述显示区域的一侧上的垫区域的基底；在所述基底上在所述垫区域中形成垫电极；在所述基底和所述垫电极上形成保护绝缘层；在所述保护绝缘层中形成暴露所述垫电极的顶表面的至少一部分的接触孔；在所述垫电极和所述保护绝缘层上在所述垫区域中形成覆盖所述接触孔的导电层；在所述保护绝缘层和所述导电层上形成无机封装层；
通过第一蚀刻工艺去除所述无机封装层的与所述垫电极的至少一部分叠置的部分；以及通过第二蚀刻工艺去除所述导电层的与所述垫电极的至少一部分叠置的部分。13.根据权利要求12所述的方法，其中，形成所述导电层以覆盖所述保护绝缘层的位于所述垫区域中的部分。14.根据权利要求12所述的方法，其中，在在所述保护绝缘层和所述导电层上形成所述无机封装层的步骤期间，在所述保护绝缘层和所述导电层上遍及整个所述显示区域和所述垫区域形成所述无机封装层。15.根据权利要求12所述的方法，其中，在不使用掩模结构的情况下执行所述第一蚀刻工艺。16.根据权利要求12所述的方法，其中，所述第一蚀刻工艺包括干蚀刻工艺，并且所述第二蚀刻工艺包括湿蚀刻工艺。17.根据权利要求12所述的方法，其中，所述导电层具有针对所述第一蚀刻工艺的第一蚀刻率，并且所述无机封装层具有针对所述第一蚀刻工艺的比第一蚀刻率高的第二蚀刻率。18.根据权利要求12所述的方法，其中，所述导电层具有针对所述第二蚀刻工艺的第三蚀刻率，并且所述垫电极具有针对所述第二蚀刻工艺的比所述第三蚀刻率低的第四蚀刻率。19.根据权利要求18所述的方法，其中，所述保护绝缘层具有针对所述第二蚀刻工艺的比所述第三蚀刻率低的第五蚀刻率。20.根据权利要求18所述的方法，其中，所述无机封装层具有针对所述第二蚀刻工艺的比所述第三蚀刻率低的第六蚀刻率。21.根据权利要求12所述的方法，所述方法还包括以下步骤：在形成所述保护绝缘层之前，在所述基底上在所述显示区域中形成晶体管；以及在形成所述保护绝缘层之后，在所述晶体管上形成像素电极且将所述像素电极电连接到所述晶体管，其中，以同一工艺同时形成所述导电层和所述像素电极。22.一种制造显示装置的方法，所述方法包括以下步骤：准备包括显示区域和位于所述显示区域的一侧上的垫区域的基底；在所述基底上在所述显示区域中形成晶体管，并且在所述基底上在所述垫区域中形成垫电极；在所述晶体管和所述垫电极上形成保护绝缘层；在所述保护绝缘层中形成暴露所述晶体管的漏电极的顶表面的至少一部分的第一接触孔和暴露所述垫电极的顶表面的至少一部分的第二接触孔；在所述显示区域中形成位于所述晶体管上且通过所述第一接触孔连接到所述晶体管的像素电极，并且在所述垫电极和所述保护绝缘层上在所述垫区域中形成覆盖所述第二接触孔的导电层；在所述显示区域中形成包括顺序地堆叠的所述像素电极、发光层和对电极的发光元件；
在所述发光元件和所述导电层上形成无机封装层；通过在没有掩模的情况下将蚀刻气体选择性地提供到所述无机封装层的与所述垫电极的至少一部分叠置的部分，用使用大气压等离子体的干蚀刻工艺去除所述无机封装层的要去除的所述部分；以及通过湿蚀刻工艺去除所述导电层的与所述垫电极的至少一部分叠置的部分，以在所述无机封装层下面形成底切形状。

技术总结
公开了一种根据本发明的实施例的显示装置及制造其的方法。所述显示装置可以包括：基底，包括显示区域和位于显示区域的一侧上的垫区域；垫电极，在基底上设置在垫区域中；保护绝缘层，设置在基底和垫电极上以暴露垫电极的顶表面的至少一部分；无机封装层，设置在保护绝缘层上；以及导电层，在无机封装层的与垫电极相邻的端部与保护绝缘层之间设置在垫区域中。相邻的端部与保护绝缘层之间设置在垫区域中。相邻的端部与保护绝缘层之间设置在垫区域中。


技术研发人员：金秀燕 成宇镛
受保护的技术使用者：三星显示有限公司
技术研发日：2021.11.15
技术公布日：2022/5/25