一种用于脉冲神经网络的多输入神经元电路

1.本发明属于集成电路设计技术领域，尤其涉及到一种用于脉冲神经网络的多输入神经元电路。


背景技术：

2.人工神经网络(artificial neural network)是对生物神经系统结构和功能的抽象和模拟，在信息处理和模式识别等领域发挥着重要作用。传统人工神经网络应用生物神经元的脉冲发放频率编码信息，神经元的输出一般表示为给定区间的模拟量。然而，生物神经系统对于机体内外环境的各种变化均以神经元发放脉冲序列的形式做出响应，而且越来越多的神经科学研究成果表明基于精确脉冲定时编码与处理神经信息的重要性。脉冲神经网络(spiking neural network,snn)由更具生物可解释性的脉冲神经元模型的基本单元构成，应用脉冲序列表示与处理信息，这种编码方式整合了信息的多个方面，如时间、空间、频率和相位等。脉冲神经网络作为新一代人工神经网络计算模型，与基于脉冲频率编码信息的传统人工神经网络相比，拥有更强大的计算能力，可以模拟各种神经信号和任意的连续函数，非常适合大脑神经信号的处理，是进行复杂时空信息处理的有效工具。脉冲神经网络的基本单元——脉冲神经元在某一个特定的时间点发放一个脉冲，然后通过神经元的轴突传递至下一个神经元，脉冲的大小和形状与神经元的输入无关，但是神经元发放脉冲的时间依赖于神经元的输入。
3.常见的脉冲神经元模型有三种：hodgkin-huxley(hh)模型、izhikevich模型以及leaky integrate-and-fire(lif)模型。其中hh模型太过复杂，动态变量过多，难以分析各变量的行为以及变量之间的关系。izhikevich模型基于动力学系统理论，声称具有与hh模型几乎同等程度的生物合理性，同时具有一定的计算简洁性，通过调整参数，可以模拟多种神经元行为。lif模型结构简单，刻画了大脑皮层神经元的放电活动，虽然所能模拟的神经元行为受限，但其所需仿真时间短，计算效率高，适用于集成大规模神经网络。对于各种神经元模型，模型越复杂则能模拟的神经元行为越多，越能更精确地模拟生物神经元，但实现这些神经元行为需要更复杂的电路。因此，需要在生物特征丰富性和神经元电路的功耗及面积成本之间作权衡。
4.本发明提供一种用于脉冲神经网络的多输入神经元电路实现方法，采用lif模型模拟神经元特性，满足lif模型的三种动态响应模式——持续脉冲(tonic spiking)、1类兴奋性(class 1excitability)、积分器(integrator)，且无需额外的数字电路辅助，而且在lif模型的基础上加入不应期的设计，使神经元功能更贴近生物神经元工作机制，且不应期可调使神经元的脉冲发射频率可调，从而让神经元电路在应用时具有可调性。对于之前申请的专利——一种基于lif(leaky integrate and fire)模型的脉冲神经网络神经元电路，其输入为给定的电流源，输入状态理想，而在实际应用中，多个神经元电路之间还需通过模拟生物突触的突触电路相互连接，此专利提出的神经元电路的输入端并未与突触电路相连接，缺乏可应用性。本专利改变了神经元电路的输入方式，将电流输入改为了电压输
入，能与突触电路直接匹配，且将神经元电路输入分为了兴奋性输入和抑制性输入，符合生物神经元的输入机制，并加入了多输入的设计，使神经元电路可以通过多个突触电路和多个神经元电路相连接，更贴近生物神经元之间的连接方式。


技术实现要素：

5.本发明旨在解决以上现有技术的问题。提出了一种用于脉冲神经网络的多输入神经元电路。本发明的技术方案如下：
6.一种用于脉冲神经网络的多输入神经元电路，其包括：输入电路、复位电路、泄露电路、状态判断电路及动作电位发生电路，所述输入电路连接到复位电路的输入端，所述复位电路的输出端连接到泄露电路的输入端，所述泄露电路的输出端连接到状态判断电路的输入端，所述状态判断电路的输出端与动作电位发生电路相连；
7.所述输入电路包括兴奋性输入电路和抑制性输入电路，兴奋性输入电路由nmos管m1
1-m1n和由pmos管m2和pmos管m3构成的电流镜组成，抑制性输入电路由pmos管m4
1-m4n和由nmos管m5和nmos管m6构成的电流镜组成；其中nmos管m1
1-m1n接收来自其他多个神经元的兴奋性信号，pmos管m4
1-m4n接收来自其他多个神经元的抑制性信号，然后通过电流镜将输入信号转换成电流信号传递给泄露电路；
8.所述泄露电路采用一个nmos管m9与电容c
mem
并联，具有两种功能——当有信号输入时，电容c
mem
两端的电压会储存输入信号，随输入信号增加或减小，该电压被称为膜电压v
mem
；当没有信号输入时，存储的膜电压v
mem
将会通过nmos管m9进行泄露，泄露至静息电位或到下一次信号的到来；
9.所述状态判断电路由一个比较器构成，用于判断膜电压v
mem
是否达到阈值电压，一旦膜电压v
mem
超过阈值电压，则输出一个高电平信号给动作电位发生电路；
10.所述动作电位发生电路由反相器inv1、inv2、inv3和nmos管m10构成，其中反相器inv1和inv2构成输出缓冲器，用于接收状态判断电路输出的信号，若是高电平信号，则整形为标准脉冲信号输出给其他电路；其中反相器inv3和nmos管m10构成不应期电路，输出复位信号v
rst
给复位电路，用于实现神经元电路的复位及不应期特性，即神经元电路在输出脉冲后，膜电压v
mem
恢复至静息电位且在一段时间内不接受任何输入；
11.所述复位电路由pmos管m7和nmos管m8构成，pmos管m7和nmos管m8的栅极均由复位电压v
rst
控制，当复位电压v
rst
为低电平信号时，pmos管m7开启，nmos管m8关断，泄露电路可以接收来自输入电路的电流信号；当复位电压v
rst
为高电平信号时，pmos管m7关断，nmos管m8开启，泄露电路无法接收来自输入电路的电流信号，且其积累的膜电压信号v
mem
会通过nmos管m8复位至静息电位。
12.进一步的，所述输入电路包括nmos管m1
1-m1n、pmos管m2和pmos管m3、pmos管m4
1-m4n、nmos管m5和nmos管m6，其中nmos管m1
1-m1n的栅极分别连接外部兴奋性信号v
ine1-v
inen
，nmos管m1
1-m1n的漏极连接至pmos管m2的栅极和漏极，nmos管m1
1-m1n的源极接地，pmos管m2的栅极与pmos管m3的栅极相连，pmos管m2和pmos管m3的源极连接至工作电压vdd；其中pmos管m4
1-m4n的栅极分别连接外部抑制性信号v
ini1-v
inin
，pmos管m4
1-m4n的漏极连接至nmos管m5的栅极和漏极，pmos管m4
1-m4n的源极连接至工作电压vdd，nmos管m5的栅极与nmos管m6的栅极相连，nmos管m5和nmos管m6的源极均接地，pmos管m3的漏极与nmos管m6的漏极连接至
pmos管m7的源极。
13.进一步的，所述状态判断电路包括比较器comp，比较器comp的负向输入端与阈值电压vth相连，比较器comp的输出端与反相器inv1的输入端相连；
14.所述状态判断电路的比较器comp的电路包括：pmos管n1、pmos管n2、pmos管n3、nmos管n4、nmos管n5、nmos管n6、nmos管n7、nmos管n8、pmos管n9、pmos管n10、nmos管n11，其中pmos管n1的栅极连接外部偏置电压v
comp
，pmos管n1的源极连接工作电压vdd，pmos管n1的漏极分别连接pmos管n2的源极、pmos管n3的源极，pmos管n2的栅极连接电压v
mem
，pmos管n2的漏极分别与nmos管n4的漏极、nmos管n4的栅极、nmos管n5的漏极、nmos管n6的栅极、nmos管n11的栅极相连，pmos管n3的栅极连接阈值电压v
th
，pmos管n3的漏极分别与nmos管n5的栅极、nmos管n6的漏极、nmos管n7的漏极、nmos管n7的栅极、nmos管n8的栅极相连，nmos管n4的栅极与nmos管n4的漏极相连，nmos管n4、nmos管n5、nmos管n6、nmos管n7、nmos管n8的源极接地，nmos管n7的栅极与nmos管n7的漏极相连，nmos管n8的漏极分别与pmos管n9的漏极、pmos管n9的栅极相连，pmos管n9的栅极与分别与pmos管n9的漏极、pmos管n10的栅极相连，pmos管n9的源极与pmos管n10的源极都连接到工作电压vdd，pmos管n10的漏极与pmos管n11的漏极相连，nmos管n11的源极接地。
15.进一步的，所述复位电路包括pmos管m7和nmos管m8，pmos管m7和nmos管m8的栅极连接到复位电压v
rst
，pmos管m7和nmos管m8的漏极相连，nmos管m8的源极接地；
16.所述泄露电路包括电容c
mem
和nmos管m9，电容c
mem
的一端与nmos管m9的漏极相连并连接到pmos管m7和nmos管m8的漏极及比较器comp的正向输入端，电容c
mem
的另一端和nmos管m9的源极接地，nmos管m9的栅极连接外部偏置电压v
leak
。
17.进一步的，所述动作电位发生电路包括反相器inv1-inv3和nmos管m10，反相器inv1的输出端与反相器inv2和反相器inv3的输入端相连，反相器inv2的输出端输出信号v
out
，输出信号v
out
代表整个神经元电路的输出信号，反相器inv3的输出端输出复位信号v
rst
，反相器inv3的接地端与nmos管m10的漏极相连，nmos管m10的栅极连接至外部偏置信号v
ref
，nmos管m10的源极接地。
18.进一步的，膜电容c
mem
充当生物神经元中细胞膜的作用，膜电压v
mem
表示生物神经元中细胞膜的内外压差；比较器comp对膜电压v
mem
与阈值电压v
th
的比较模拟生物神经元的激活特性，一旦细胞膜内外压差超过阈值电压，则产生动作电位传递给其他神经元；反相器inv3和nmos管m10构成的不应期电路模拟生物神经元的不应期特性，当神经元输出一个动作电位后，细胞膜压差将立即恢复至静息电位且细胞膜在一段时间内不接受任何输入。
19.进一步的，所述泄露电路中的nmos管m9处于亚阈值区，该管可通过调节外部偏置电压v
leak
控制信号泄露时间常数，使泄露速率可调。
20.进一步的，所述动作电位发生电路中不应期电路的nmos管m10同样处于亚阈值区，用于控制复位信号v
rst
缓慢衰减，从而实现神经元电路的不应期；通过调整nmos管m10的栅极电压v
ref
可以对不应期的时间长度进行调节，从而调节神经元电路输出脉冲信号的频率。
21.进一步的，所述lif模型的公式表示如下所示：
22.23.其中，vi表示神经元i的膜电位，ci代表神经元i的膜电容，i
leak
代表神经元i的泄露电流，w
ij
代表神经元i和神经元j之间的连接权重，sj代表神经元j输出的脉冲信号，n代表有n个神经元与神经元i相连，w
ij
sj代表神经元i接收的来自神经元j的电流信号。如果vi》v
th
，则令si＝1，vi＝0，如果vi《v
th
,则令si＝0。
24.进一步的，当兴奋性输入端输入高电平时，抑制性输入端输入高电平不产生电流，膜电压v
mem
逐渐增加；当兴奋性输入端输入低电平时不产生电流，抑制性输入端输入低电平产生抑制性电流，膜电压v
mem
明显减小，随着信号输入，膜电压v
mem
积累到阈值电压时输出脉冲信号v
out
。
25.本发明的优点及有益效果如下：
26.本发明通过提供一种用于脉冲神经网络的多输入神经元电路，对应权利要求9中提出的lif模型公式，所述神经元电路实现了lif模型的三种动态响应模式——持续脉冲(tonic spiking)、1类兴奋性(class 1excitability)、积分器(integrator)，且无需额外的数字电路辅助。对应权力要求3，神经元的状态判断电路采用一个迟滞比较器代替传统反相器对膜电压进行判断，相比反相器其判断精度更高且功耗更低。对应权利要求6，采用电容充当生物神经元中细胞膜的作用，既能存储电荷表现生物神经元积累电势差的过程，又能提供电荷通过泄露电阻进行泄露，体现在没有刺激输入时生物神经元细胞膜内外电势差衰减的过程。对应权利要求7，所述泄露电路采用亚阈值区mos管实现泄露电阻使神经元膜电压泄露速率可调，进一步可对神经元的脉冲发射频率进行调节。对应权利要求8，所述神经元电路在lif模型的基础上加入不应期的设计，更贴近生物神经元工作机制，且不应期可调也使神经元的脉冲发射频率可调，不应期和泄露速率的可调性使神经元电路在实际应用中具有可调性。对应权利要求10，神经元电路输入端加入了兴奋性输入和抑制性输入的设计，体现了生物神经元接受不同刺激时细胞膜内外电势差的变化，且在输入端加入了多输入的设计，使神经元电路可以和多个神经元电路相连接，也更贴近生物神经元之间的连接方式。
附图说明
27.图1是本发明提供优选实施例的多输入神经元电路示意图；
28.图2为本发明提供优选实施例的多输入神经元电路中状态判断电路中的比较器的电路示意图；
29.图3为本发明提供优选实施例的多输入神经元电路的持续脉冲动态响应模式的示意图；
30.图4为本发明提供优选实施例的多输入神经元电路的1类兴奋性动态响应模式的示意图；
31.图5为本发明提供优选实施例的多输入神经元电路的积分器动态响应模式的示意图；
32.图6为本发明提供优选实施例的多输入神经元电路在输入抑制性信号时输出脉冲的示意图。
具体实施方式
33.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
34.本发明解决上述技术问题的技术方案是：
35.本技术实施例中多输入神经元电路采用多个mos管并联再连接到电流镜的方式分别实现兴奋性输入和抑制性输入，并联的多个mos管用于接收来自其他神经元发射的脉冲经过权重调节后的电压信号；采用电容充当细胞膜功能，体现膜电压的变化过程，在有兴奋性信号输入时膜电压积累，在没有信号输入时通过由亚阈值区mos管充当的泄露电阻泄露；采用比较器和输出缓冲器结合的方式实现生物神经元细胞膜发射动作电位的机制，当膜电压达到阈值电压则发射脉冲信号；采用在反相器接地端连接一个亚阈值区mos管的方式控制复位信号的高电平维持时间，从而控制复位电路实现不应期，实现生物神经元的不应期也行并使不应期可控更满足实际应用时需要的多种工作条件。
36.为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
37.实施例
38.如图1所示，一种用于脉冲神经网络的多输入神经元电路，其包括：输入电路、复位电路、泄露电路、状态判断电路及动作电位发生电路，所述输入电路连接到复位电路的输入端，所述复位电路的输出端连接到泄露电路，泄露电路连接到状态判断电路的输入端，状态判断电路的输出端与动作电位发生电路相连。
39.所述输入电路包括兴奋性输入电路和抑制性输入电路，兴奋性输入端和抑制性输入端都有多个mos管接收外部输入，用于连接其他多个神经元；所述泄露电路用于表示细胞膜内外压差变化，当有信号输入时，膜电压随输入信号增加或减小，当没有信号输入时，膜电压从泄露电阻进行泄露；所述状态判断电路用于判断膜电压是否达到阈值电压，一旦膜电压达到阈值电压则输出高电平；所述动作电位发生电路用于产生脉冲输出信号以及复位信号；所述复位电路用于实现膜电压复位以及神经元电路的不应期特性。
40.兴奋性输入电路由nmos管m1
1-m1n和由pmos管m2和pmos管m3构成的电流镜组成，抑制性输入电路由pmos管m4
1-m4n和由nmos管m5和nmos管m6构成的电流镜组成。其中nmos管m1
1-m1n接收来自其他多个神经元的兴奋性信号，pmos管m4
1-m4n接收来自其他多个神经元的抑制性信号，然后通过电流镜将输入信号转换成电流信号传递给泄露电路。
41.所述泄露电路采用一个nmos管m9与电容c
mem
并联，具有两种功能——当有信号输入时，电容c
mem
两端的电压会储存输入信号，随输入信号增加或减小，该电压被称为膜电压v
mem
；当没有信号输入时，存储的膜电压v
mem
将会通过nmos管m9进行泄露，泄露至静息电位或到下一次信号的到来。
42.所述状态判断电路由一个比较器构成，用于判断膜电压v
mem
是否达到阈值电压，一旦膜电压v
mem
超过阈值电压，则输出一个高电平信号给动作电位发生电路。
43.所述动作电位发生电路由反相器inv1、inv2、inv3和nmos管m10构成。其中反相器inv1和inv2构成输出缓冲器，用于接收状态判断电路输出的信号，若是高电平信号，则整形为标准脉冲信号输出给其他电路。其中反相器inv3和nmos管m10构成不应期电路，输出复位信号v
rst
给复位电路，用于实现神经元电路的复位及不应期特性，即神经元电路在输出脉冲
后，膜电压v
mem
恢复至静息电位且在一段时间内不接受任何输入。
44.所述复位电路由pmos管m7和nmos管m8构成，pmos管m7和nmos管m8的栅极均由复位电压v
rst
控制，当复位电压v
rst
为低电平信号时，pmos管m7开启，nmos管m8关断，泄露电路可以接收来自输入电路的电流信号；当复位电压v
rst
为高电平信号时，pmos管m7关断，nmos管m8开启，泄露电路无法接收来自输入电路的电流信号，且其积累的膜电压信号v
mem
会通过nmos管m8复位至静息电位。
45.优选的，所述输入电路包括nmos管m1
1-m1n、pmos管m2和pmos管m3、pmos管m4
1-m4n、nmos管m5和nmos管m6，其中nmos管m1
1-m1n的栅极分别连接外部兴奋性信号v
ine1-v
inen
，nmos管m1
1-m1n的漏极连接至pmos管m2的栅极和漏极，nmos管m1
1-m1n的源极接地，pmos管m2的栅极与pmos管m3的栅极相连，pmos管m2和pmos管m3的源极连接至工作电压vdd；其中pmos管m4
1-m4n的栅极分别连接外部抑制性信号v
ini1-v
inin
，pmos管m4
1-m4n的漏极连接至nmos管m5的栅极和漏极，pmos管m4
1-m4n的源极连接至工作电压vdd，nmos管m5的栅极与nmos管m6的栅极相连，nmos管m5和nmos管m6的源极均接地，pmos管m3的漏极与nmos管m6的漏极连接至pmos管m7的源极。
46.所述复位电路包括pmos管m7和nmos管m8，pmos管m7和nmos管m8的栅极连接到复位电压v
rst
，pmos管m7和nmos管m8的漏极相连，nmos管m8的源极接地。
47.所述泄露电路包括电容c
mem
和nmos管m9，电容c
mem
的一端与nmos管m9的漏极相连并连接到pmos管m7和nmos管m8的漏极及比较器comp的正向输入端，电容c
mem
的另一端和nmos管m9的源极接地，nmos管m9的栅极连接外部偏置电压v
leak
。
48.所述状态判断电路包括比较器comp，比较器comp的负向输入端与阈值电压vth相连，比较器comp的输出端与反相器inv1的输入端相连。
49.所述动作电位发生电路包括反相器inv1-inv3和nmos管m10，反相器inv1的输出端与反相器inv2和反相器inv3的输入端相连，反相器inv2的输出端输出信号v
out
，输出信号v
out
代表整个神经元电路的输出信号，反相器inv3的输出端输出复位信号v
rst
，反相器inv3的接地端与nmos管m10的漏极相连，nmos管m10的栅极连接至外部偏置信号v
ref
，nmos管m10的源极接地。
50.优选的，所述状态判断电路的比较器comp的电路包括：pmos管n1、pmos管n2、pmos管n3、nmos管n4、nmos管n5、nmos管n6、nmos管n7、nmos管n8、pmos管n9、pmos管n10、nmos管n11，其中pmos管n1的栅极连接外部偏置电压v
comp
，pmos管n1的源极连接工作电压vdd，pmos管n1的漏极分别连接pmos管n2的源极、pmos管n3的源极，pmos管n2的栅极连接电压v
mem
，pmos管n2的漏极分别与nmos管n4的漏极、nmos管n4的栅极、nmos管n5的漏极、nmos管n6的栅极、nmos管n11的栅极相连，pmos管n3的栅极连接阈值电压v
th
，pmos管n3的漏极分别与nmos管n5的栅极、nmos管n6的漏极、nmos管n7的漏极、nmos管n7的栅极、nmos管n8的栅极相连，nmos管n4的栅极与nmos管n4的漏极相连，nmos管n4、nmos管n5、nmos管n6、nmos管n7、nmos管n8的源极接地，nmos管n7的栅极与nmos管n7的漏极相连，nmos管n8的漏极分别与pmos管n9的漏极、pmos管n9的栅极相连，pmos管n9的栅极与分别与pmos管n9的漏极、pmos管n10的栅极相连，pmos管n9的源极与pmos管n10的源极都连接到工作电压vdd，pmos管n10的漏极与pmos管n11的漏极相连，nmos管n11的源极接地。
51.优选的，神经元电路同时具有兴奋性输入和抑制性输入，且多输入的设计更符合
生物神经元与多个神经元相互连接的特性。膜电容c
mem
充当生物神经元中细胞膜的作用，膜电压v
mem
表示生物神经元中细胞膜的内外压差。比较器comp对膜电压v
mem
与阈值电压v
th
的比较模拟生物神经元的激活特性，一旦细胞膜内外压差超过阈值电压，则产生动作电位传递给其他神经元。反相器inv3和nmos管m10构成的不应期电路模拟生物神经元的不应期特性，当神经元输出一个动作电位后，细胞膜压差将立即恢复至静息电位且细胞膜在一段时间内不接受任何输入。
52.优选的，lif模型的公式表示如下所示：
[0053][0054]
其中，vi表示神经元i的膜电位，ci代表神经元i的膜电容，i
leak
代表神经元i的泄露电流，w
ij
代表神经元i和神经元j之间的连接权重，sj代表神经元j输出的脉冲信号，n代表有n个神经元与神经元i相连，w
ij
sj代表神经元i接收的来自神经元j的电流信号。如果vi》v
th
，则令si＝1，vi＝0，如果vi《v
th
,则令si＝0。
[0055]
优选的，所述泄露电路中的nmos管m9处于亚阈值区，该管可通过调节外部偏置电压v
leak
控制信号泄露时间常数，使泄露速率可调。
[0056]
优选的，所述动作电位发生电路中不应期电路的nmos管m10同样处于亚阈值区，用于控制复位信号v
rst
缓慢衰减，从而实现神经元电路的不应期。通过调整nmos管m10的栅极电压v
ref
可以对不应期的时间长度进行调节，从而调节神经元电路输出脉冲信号的频率。
[0057]
图2所示的是多输入神经元电路中状态判断电路中的比较器电路结构示意图，该比较器为一个迟滞比较器，比较器中的nmos管n1接收外部偏置电压v
comp
，比较器中的nmos管n2为比较器的正向输入端，接收来自泄露电路的膜电压v
mem
，比较器中的pmos管n3为比较器的负向输入端，接收阈值电压v
th
。该比较器通过判断膜电压v
mem
与阈值电压v
th
大小产生高电平信号，用于产生脉冲信号。
[0058]
图3所示的是多输入神经元电路的持续脉冲(tonic spiking,ts)动态响应模式，ts动态响应模式属于lif模型能够实现的三种动态响应模式的第一种，当给神经元电路输入一个直流电压信号时，神经元电路持续输出脉冲。为了只体现ts动态响应模式，神经元电路的兴奋性输入端输入了一个200mv的电压信号，抑制性输入端输入工作电压vdd，抑制性输入端不产生电流。当给神经元电路持续性输入信号时，泄漏电路不断积累膜电压，膜电压一达到阈值电压就通过状态判断电路和动作电位发生电路产生脉冲信号v
out
和复位信号，复位信号使复位电路对膜电压进行复位及进入不应期，直到复位信号衰减至低电平则神经元电路再一次开始积累膜电压，进入下一个周期循环。
[0059]
图4所示的是多输入神经元电路的1类兴奋性(class 1excitability)动态响应模式，cs动态响应模式属于lif模型能够实现的三种动态响应模式的第二种，神经元电路输出脉冲的频率与输入信号呈正比，输入电压越大，输出脉冲频率则越高。为了体现cs动态响应模式，神经元电路的兴奋性输入端输入了一个正弦信号，抑制性输入端输入工作电压vdd，抑制性输入端不产生电流。从图4中可以看出，随着输入信号电压值增加，输出脉冲v
out
的频率逐渐增加，随着输入信号电压值减小，输出脉冲v
out
的频率逐渐减小，在输入正弦信号的峰值区域，输出脉冲v
out
的频率最高，随输入正弦信号峰值往两边扩散，输出脉冲v
out
的频率
逐渐减小直至电流过小无法驱动膜电容。
[0060]
图5所示的是多输入神经元电路的积分器(integrator)动态响应模式，integrator动态响应模式属于lif模型能够实现的三种动态响应模式的第三种，当给神经元电路输入周期性脉冲信号时，膜电压会随每一次输入脉冲信号的到来增加，若没有信号输入，膜电压会随泄露电流缓慢衰减，直到膜电压累积超过阈值电压，则输出一个脉冲信号。为了体现integrator动态响应模式，神经元电路的兴奋性输入端输入了一个周期性方波信号，方波信号的高电平为200mv，方波信号的低电平为0v，抑制性输入端输入工作电压vdd，抑制性输入端不产生电流。当输入方波信号为高电平时，膜电压v
mem
逐渐增加，当输入方波信号为低电平时，膜电压v
mem
缓慢衰减，直至膜电压v
mem
积累到阈值电压时输出脉冲信号v
out
。
[0061]
图6所示的是在神经元输入电路的抑制性输入端输入抑制性信号时输出脉冲的示意图。在神经元电路兴奋性输入端输入一个高电平为300mv，低电平为0v的周期性方波信号，在抑制性输入端输入一个高电平为1.2v，低电平为1v的周期性方波信号，两个信号周期相同。当兴奋性输入端输入高电平时，抑制性输入端输入高电平不产生电流，膜电压v
mem
逐渐增加；当兴奋性输入端输入低电平时不产生电流，抑制性输入端输入低电平产生抑制性电流，膜电压v
mem
明显减小，随信号输入，膜电压v
mem
积累到阈值电压时输出脉冲信号v
out
。
[0062]
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
[0063]
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。