一种开关电容共模反馈的时序控制电路

1.本发明属于集成电路技术领域，涉及一种应用于开关电容共模反馈的时序，可以更好地避免共模反馈电路开关活动造成的差模输出信号扰动。


背景技术：

2.本发明属于集成电路技术领域，差分放大器是集成电路领域最重要的模块之一，它可以追溯到真空管时代。全差分运放因为其优秀的各种性能，所以它已经成为当代高性能模拟电路和混合信号电路的重要组成部分。全差分运放的缺点在于外部反馈环的共模环路增益很小，输出共模电平可能不稳定，通常需要一个额外的共模反馈环路来稳定直流工作点。而共模反馈结构直接影响到全差分运算放大器的各项性能。共模反馈结构可以分为连续时间共模反馈结构和开关电容共模反馈结构。连续时间共模反馈结构主要应用于连续时间电路中。开关电容技术采用时钟信号来控制开关的导通和断开从而控制电容上存储的电荷流动，输出共模电压稳定全差分放大器的静态工作点。与连续时间共模反馈电路相比，开关电容共模反馈电路不会增加额外的功耗，也不会限制全差分放大器的差分输出摆幅。
3.典型的开关电容共模反馈电路由两个共模采样电容cs,两个积分电容cint，以及s1,s2两个不交叠时钟相位控制的多个cmos管传输门开关构成，如图1所示。利用cmfb信号，全差分运放即可在多个周期后将运放的输出共模稳定在vcm。该共模反馈电路的缺点是：如图2所示的时序波形，在s1/s2两个时钟相位上升/下降沿，cs电容与差分输出信号voutp,voutn开始连接，运放输出端负载发生变化，开始对cs进行充/放电，连同电荷注入和时钟溃通等开关的非理想特性，会造成差分输出电压voutp,voutn建立波形发生扰动。该扰动会影响该周期中最终建立波形的精度，尤其是高速采样的情况下，建立时间较短，运放还需要更多的建立时间从扰动中恢复；同理，在复位相位时，也会发生类似的影响。


技术实现要素：

4.本专利提出一种新型的开关电容共模反馈的时序控制电路，可以更彻底地避免共模反馈电路开关活动造成的差模输出信号扰动。
5.本专利是通过以下技术路线实现的：
6.一种开关电容共模反馈的时序控制电路，其特征在于，可以更好地避免共模反馈电路开关活动造成的差模输出信号扰动。
7.所述时序控制电路有以下几个部分组成：d触发器，delay延迟单元，反相器和或非门。clkin为主放大电路开关频率，舒服由d触发器抽成的二分频时钟，然后经过delay延迟单元产生的td延迟相位，最后由反相器和或非门产生双相非交叠时钟s1和s2。
8.所述开关电容共模反馈的时序控制电路工作时，当运放有效输出差模信号voutp,voutn，运放输出与采样电容cs连接方式保持不变，没有开关活动；而在下一个相位，当运放输出复位时，再进行共模反馈电路的活动。此时，该共模反馈造成的扰动只存在于复位时刻，不影响运放的有效输出信号的建立。从而该方案可以有助于提高开关电容放大电路的
建立精度。同时，共模反馈的输出也不受运放输出信号大小的影响，共模反馈输出电压cmfb更为稳定。
9.所述开关电容共模反馈的时序控制电路的设计技术方案仅需几个逻辑门，面积和功耗开销都较小。但是因为控制时钟s1，s2的频率为clkin的一半，共模反馈的带宽为传统方案的一半。虽然如此，但因为该带宽并不关键，所以影响较小。
附图说明
10.图1传统的开关电容共模反馈电路
11.图2传统的开关电容共模反馈电路的时序波形
12.图3本专利提出的新型开关电容共模反馈时序控制电路
13.图4采用新型时序控制电路后的时序波形
具体实施方式
14.下面结合图例，具体介绍本专利的技术方案：
15.如图1所示，典型的开关电容共模反馈电路由两个共模采样电容cs,两个积分电容cint，以及s1,s2两个不交叠时钟相位控制的多个开关构成。为了导通性能，此处通常采用cmos传输门开关。该共模反馈电路的工作原理为：在s1相位，cs电容上下两个极板分别连接vcm和bias信号，进行采样；在s2相位，cs电容与cint电容上下两个极板互联导通。两个cs电容分别对运放的差分输出信号voutp,voutn进行采样。经过s1和s2两个相位，cs电容的一端从vcm切换到voutp或者voutn，cs电容上存储的电荷发生改变；然后另外一端与cint共享电荷，在电压域上进行积分操作，进而完成运放输出共模(voutp voutn)/2与vcm的比较，并将比较结果输出为cmfb信号。利用该cmfb信号，主电路即可在多个周期后将运放的输出共模稳定在vcm。
16.该共模反馈具有以下优点：该共模反馈电路仅采用电容和开关，没有静态电流开销，因而其功耗较低；其次，电容、传输门开关为无源器件，不易受输出信号大小影响，能够保证共模反馈良好的线性度，较为适合高线性度开关放大电路；然后，因其不具有有源放大，增益小于1v/v，具有较高的带宽，当与主放大电路连接成闭环，天然稳定性较好。
17.但该共模反馈同样存在着缺点。如图2所示时序波形，在s1/s2两个时钟相位上升/下降沿，cs电容与差分输出信号voutp,voutn开始连接，运放输出端负载发生变化，开始对cs进行充/放电，连同电荷注入和时钟溃通等开关的非理想特性，会造成差分输出电压voutp,voutn建立波形发生扰动。该扰动会影响该周期中最终建立波形的精度，尤其是高速采样的情况下，建立时间较短，运放还需要更多的建立时间从扰动中恢复；同理，在复位相位时，也会发生类似的影响。
18.本专利提出一种新型的开关电容共模反馈的时序控制电路，可以很好地避免共模反馈电路开关活动造成的差模输出信号扰动。如图3所示，该时序控制电路由以下几部分组成：d触发器，delay延迟单元，反相器和或非门。clkin为主放大电路开关频率，输入由d触发器构成的2分频时钟，然后经过延迟单元产生td延迟相位，最后由反相器和或非门产生的双相非交叠时钟s1和s2。
19.通过使用该时序控制电路，可以实现如图3所示时序波形：当运放有效输出差模信
号voutp,voutn时，运放输出与采样电容cs连接方式保持不变，没有开关活动；而在下一个相位，当运放输出复位时，再进行共模反馈电路的活动。此时，该共模反馈造成的扰动只存在于复位时刻，不影响运放的有效输出信号的建立。从而该方案可以有助于提高开关电容放大电路的建立精度。同时，共模反馈的输出也不受运放输出信号大小的影响，共模反馈输出电压cmfb更为稳定。该技术方案仅需要几个逻辑门，面积和功耗开销都较小。存在的缺点为，因控制时钟s1,s2频率为clkin的1/2，共模反馈的带宽为传统方案的一半。但在很多设计中，该带宽并不关键，影响较小。


技术特征：
1.一种开关电容共模反馈的时序控制电路，其特征在于，可以更好地避免共模反馈电路开关活动造成的差模输出信号扰动。2.所述时序控制电路有以下几个部分组成：d触发器，delay延迟单元，反相器和或非门。clkin为主放大电路开关频率，舒服由d触发器抽成的二分频时钟，然后经过delay延迟单元产生的t
d
延迟相位，最后由反相器和或非门产生双相非交叠时钟s1和s2。3.所述开关电容共模反馈的时序控制电路工作时，当运放有效输出差模信号voutp,voutn，运放输出与采样电容cs连接方式保持不变，没有开关活动；而在下一个相位，当运放输出复位时，再进行共模反馈电路的活动。此时，该共模反馈造成的扰动只存在于复位时刻，不影响运放的有效输出信号的建立。从而该方案可以有助于提高开关电容放大电路的建立精度。同时，共模反馈的输出也不受运放输出信号大小的影响，共模反馈输出电压cmfb更为稳定。4.所述开关电容共模反馈的时序控制电路的设计技术方案仅需几个逻辑门，面积和功耗开销都较小。但是因为控制时钟s1，s2的频率为clkin的一半，共模反馈的带宽为传统方案的一半。虽然如此，但因为该带宽并不关键，所以影响较小。

技术总结
本发明属于集成电路技术领域，涉及一种应用于开关电容共模反馈的时序，可以更好地避免共模反馈电路开关活动造成的差模输出信号扰动。典型的开关电容共模反馈电路在两个时钟相位上升/下降沿，电容与差分输出信号开始连接，运放输出端负载发生变化，开始对电容进行充/放电，连同电荷注入和时钟溃通等开关的非理想特性，会造成差分输出电压建立波形发生扰动。该扰动会影响该周期中最终建立波形的精度。本专利提出一种开关电容共模反馈的时序控制电路工作，当运放有效输出差模信号voutp,voutn时，运放输出与采样电容Cs连接方式保持不变，没有开关活动；而在下一个相位，当运放输出复位时，再进行共模反馈电路的活动。此时，该共模反馈造成的扰动只存在于复位时刻，不影响运放的有效输出信号的建立。从而该方案可以有助于提高开关电容放大电路的建立精度。同时，共模反馈的输出也不受运放输出信号大小的影响，共模反馈输出电压cmfb更为稳定。模反馈输出电压cmfb更为稳定。模反馈输出电压cmfb更为稳定。


技术研发人员：李强 赵晨曦 周雄
受保护的技术使用者：电子科技大学
技术研发日：2022.01.13
技术公布日：2022/5/25